低K技术中铜通孔之铬黏附层

摘要

在具有铜导线与低k层间介电质的积体电路中，吾人发现热处理后的开路问题，并藉由下列方法解决：使用由Cr构成的第一镶衬层，然后使用由CVD TiN构成的保形性(conformal)镶衬层，接下来使用由Ta或TaN构成的最后镶衬层，藉此改进通孔与下层铜层之间的黏附性，同时维持低电阻值。

主权项

1.一种在积体电路中形成铜导线的方法,包含下列步骤:(a)沉积并图案化一第一铜导线层;(b)沉积一第一层低介电常数的层间介电质;(c)经由该第一层低介电常数的层间介电质形成一组通孔,并止于该铜导线的第一层上;(d)在该组通孔内沉积一第一Cr镶衬层;以及(e)沉积并图案化一第二铜导线层。2.如申请专利范围第1项在积体电路中形成铜导线的方法,包含额外步骤:(d-1)在该组通孔中沉积由CVD TiN构成的第二镶衬层。3.如申请专利范围第2项在积体电路中形成铜导线的方法,包含额外步骤:(d-2)沉积一从Ta和TaN构成的群组中选出之第三镶衬层。4.如申请专利范围第2项在积体电路中形成铜导线的方法,包含额外步骤:(d-2)沉积一由Cr构成的第三镶衬层。5.如申请专利范围第1项在积体电路中形成铜导线的方法,包含额外步骤:(d-1)沉积一从Ta和TaN构成的群组中选出之第二镶衬层。6.一种在积体电路中形成铜导线的方法,包含下列步骤:(a)沉积并图案化一第一铜导线层;(b)沉积一第一层低介电常数的层间介电质;(c)经由该第一层低介电常数的层间介电质形成一组通孔,并止于该铜导线的第一层上;(d)在该组通孔内沉积一第一Cr镶衬层;(e)在该组通孔内沉积一第二CVD TiN镶衬层;(f)沉积一从Ta和TaN构成的群组中选出之第三镶衬层;以及(g)沉积一第二铜导线层,并制作图案。7.如申请专利范围第6项的方法,尚包含重复该步骤(b)到(g)至少一次。8.如申请专利范围第6项的方法,其中该低介电常数的层间介电质含有SiLK。9.如申请专利范围第7项的方法,其中该低介电常数的层间介电质含有SiLK。图式简单说明:图1显示根据本发明之导线的一部分。图2显示根据以往技艺之导线的一部分。