高效能多晶片IC封装

摘要

此说明系说明一种多晶片IC封装，其中之IC晶片，系背晶片地(flip-chip)黏合至一挠性基质之两侧。上述挠性基质之上(或下)表面，系黏合至一硬质支撑基质，此支撑基质内，系具有一些可容纳该等黏合至上述挠性基质之上(或下)表面之IC晶片的开口。在一较佳实施例中，多数之IC记忆体晶片，系安装在上述挠性基质之一侧，以及一或以上之逻辑电路晶片，则系安装在其之另一侧。一极薄之挠性基质，系被用来最佳化彼等记忆体与逻辑电路装置间之通孔配线的长度。若彼等逻辑电路晶片，系背晶片地安装在该等开口所形成之孔隙内，则一热槽板，可被用来同时盖住上述之孔隙，以及可与该等逻辑电路晶片之背侧，做有效之热接触。

主权项

1.一种IC封装,其包含:a.一支撑构件,其系具有一上表面和一下表面,以及至少有一自其上表面延伸穿通该支撑构件而至其下表面之开口;b.一基质,其系具有一上表面和一下表面,而使其下表面黏合至上述支撑构件之上表面,藉以结合上述延伸过支撑构件之开口,以形式一孔隙;c.至少一IC晶片,其系在上述孔隙内,背晶片地黏合至上述基质之下表面;d.至少一IC晶片,其系背晶片地黏合至上述基质之上表面;以及e.多数之通孔配线,彼等可使上述至少之一被背晶片黏合之基质的下表面,能与上述至少之一背晶片地黏合至上述基质之上表面的IC晶片互连。2.如申请专利范围第1项所申请之IC封装,其中至少之一背晶片地黏合至上述基质之下表面的IC晶片,系一逻辑电路晶片,以及其至少之一背晶片地黏合至上述基质之上表面的IC晶片,系由一记忆体晶片阵列所构成。3.如申请专利范围第2项所申请之IC封装,其系进一步包括:一软焊隆块阵列,其系设置在上述支撑构件之下表面;和一些通孔配线,彼等系贯穿上述之支撑构件,而使上述之软焊隆块阵列,能与上述基质之下表面互连。4.如申请专利范围第1项所申请之IC封装,其中之基质,系一厚度小于10密尔之聚合物。5.如申请专利范围第1项所申请之IC封装,其中至少之一背晶片地黏合至上述基质之下表面的IC晶片,系一记忆体晶片阵列,以及其至少之一背晶片地黏合至上述基质之上表面的IC晶片,系由一逻缉电路晶片所构成。6.如申请专利范围第5项所申请之IC封装,其系进一步包括:一软焊隆块阵列,其系设置在上述支撑构件之上表面,而使此软焊隆块阵列,能与其至少之一背晶片地黏合至上述基质之上表面IC晶片的互连。7.如申请专利范围第1项所申请之IC封装,其系进一步包括:一软焊隆块阵列,其系设置在上述支撑构件之上表面,而使此软焊隆块阵列,能与其至少之一背晶片地黏合至上述基质之上表面IC晶片的互连。8.一种IC封装,其包含:a.一支撑基质,其系具有:i.一上表面;ii.一下表面;iii.至少一开口,其系自上述支撑基质之上表面,延伸穿至其下表面,b.一厚度小于10密尔之聚合物的挠性基质,其系具有:i.一上表面;ii.一下表面,此下表面系黏合至上述支撑基质之上表面,藉以与上述支撑基质内之开口相结合,以形式一孔隙;iii.一在其上表面上面之第一印刷电路;iv.一在其下表面上面之第二印刷电路;v.多数可使该等第一印刷电路与第二印刷电路互连之通孔配线;c.至少一IC记忆体晶片,其系背晶片地黏合至上述挠性基质之上表面,以及系互连至上述之第一印刷电路;d.至少一IC逻辑电路晶片,其系在上述之孔隙内,背晶片地黏合至上述挠性基质之下表面,以及系互连至上述之第二印刷电路;e.一软焊隆块阵列,其系设置在上述挠性基质之上表面上面,而使此软焊隆块阵列,互连至上述至少之一IC记忆体晶片;以及f.一热槽板,其系附着至上述支撑基质之下表面和上述至少之一IC逻辑电路晶片两者。9.如申请专利范围第8项所申请之IC封装,其中之支撑基质,系一金属板。10.如申请专利范围第8项所申请之IC封装,其中之支撑基质,系一环氧树脂印刷接线板。11.如申请专利范围第8项所申请之IC封装,其中之支撑基质和热槽板,系一单一构件。12.一种IC封装,其系包含:a.一基质,其系具有一上表面和一下表面;b.至少一IC记忆体晶片,其系背晶片地黏合至上述基质之下表面;c.至少一IC逻辑电路晶片,其系背晶片地黏合至上述基质之上表面;以及d.多数之通孔配线,彼等可使上述至少之一背晶片地黏合至上述基质之下表面的IC记忆体晶片,与上述至少之一背晶片地黏合至上述基质之上IC逻辑电路晶片互连。图式简单说明:第1图系本发明双侧式挠性基质多晶片IC封装之一实施例的示意图;第2图系一部分第1图之挠性基质的平面图;第3图系本发明双侧式挠性基质多晶片IC封装之一第二实施例的示意图;而第4图则系本发明双侧式挠性基质多晶片IC封装之一第三实施例的示意图。