逻辑集成电路的信号传输延迟时间的估算方法

摘要

评价具有经由单元间布线而相互连接多个反相器单元构造的反相器链中信号的传输延迟时间，分别把对于各个反相器单元的输入管脚的电压Vin1的上升沿的逻辑阈值电压Vth(rise)1设定为比该反相器单元的通断阈值电压Vthc1小的电压，把对于各个反相器单元的输入管脚的电压Vin2的下降沿的逻辑阈值电压Vth(fall)2设定为比该反相器单元的通断阈值电压Vthc2大的电压，以便保证各反相器单元的延迟时间Tpdc的评价结果为正值。

主权项

1.一种估算逻辑集成电路的从一个输入管脚到另一个输入管脚的通路中的信号的传输延迟时间的方法，所述逻辑集成电路包括：含有第1输入管脚和第1输出管脚并且在上述第1输入管脚电压即将达到第1通断阈值电压时上述第1输出管脚电压开始变化的由反相器构成的第1单元，和含有经由单元间布线连接到上述第1输出管脚的第2输入管脚和第2输出管脚并且在上述第2输入管脚电压即将达到第2通断阈值电压时使上述第2输出管脚电压开始变化的第2反相器单元，上述估算逻辑集成电路的从一个输入管脚到另一个输入管脚的通路中的信号的传输延迟时间的方法是指用于估算从上述第1输入管脚到上述第2输入管脚的通路中信号的传输延迟时间的方法，其特征在于：所述方法包括把对于上述第1输入管脚的电压上升沿的第1逻辑阈值电压设定为比上述第1通断阈值电压小的电压的步骤；把对于上述第1输出管脚的电压下降沿的第2逻辑阈值电压设定为比上述第2通断阈值电压大的电压的步骤；把从上述第1输入管脚的电压上升到上述第1逻辑阈值电压的时刻到上述第1输出管脚的电压下降到上述第2逻辑阈值电压的时刻的时刻差作为上述第1单元的第1延迟时间进行估算的步骤；把从上述第1输出管脚的电压下降到上述第2逻辑阈值电压的时刻到上述第2输入管脚的电压下降到上述第2逻辑阈值电压的时刻的时刻差作为上述单元间布线的第1延迟时间进行估算的步骤；把上述第1单元的第1延迟时间与上述单元间布线的第1延迟时间的和作为上述通路中信号的第1传输延迟时间进行估算的步骤。