| 摘要 |
<p>본 발명은 반도체 메모리장치 내부의 비트라인 센스앰프 구동장치에 관한 것으로, 특히 메모리 셀 어레이내 서브 워드라인 드라이버의 일측 에지부와 분할 비트라인 센스앰프의 사이에 존재하는 홀 부분상에 비트라인 센스앰프의 인에이블을 제어하는 두 센싱 제어신호를 각각 풀-업 및 풀-다운하는 각각의 드라이버 및 상기 센싱 제어신호들의 프리차지 및 등화동작을 수행하는 각 수단을 구비하도록 구현하므로써, 설계면적 감소 및 상기 각 센싱 제어신호 드라이버간에 발생하는 타이밍 미스매칭의 최소화를 실현하고, 비트라인 전위의 풀-업시 전류 공급능력을 향상시켜 리프레쉬 특성을 개선하도록 한 비트라인 센스앰프 구동장치에 관한 것이다.</p> |
