发明名称 叠层式半导体器件的制造方法
摘要 在具备第1连接电极、已电连到上述第1连接电极上的第1布线、和第1对准标记的基板上,在与上述第1布线电连的状态下安装半导体元件。然后,借助于上述第1对准标记的识别,对具备第2连接电极和已电连到上述第2连接电极上的第2布线且在两面上形成了粘接剂层的核心基板与已安装上上述半导体元件的基板,在进行定位的同时进行叠层,不使上述粘接剂硬化地在熔融温度下进行热压粘接,用粘接剂的粘附力把已安装上上述半导体元件的基板临时固定到上述核心基板上。
申请公布号 CN1387240A 申请公布日期 2002.12.25
申请号 CN02119894.2 申请日期 2002.05.17
申请人 株式会社东芝 发明人 松井干雄;大沟尚子;芳村淳;佐藤隆夫
分类号 H01L21/50;H01L21/98 主分类号 H01L21/50
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1.一种半导体器件的制造方法,包括:在具备第1连接电极、已电连到上述第1连接电极上的第1布线、和第1对准标记的基板上,在与上述第1布线电连的状态下安装半导体元件;和借助于上述第1对准标记的识别,对具备第2连接电极和已电连到上述第2连接电极上的第2布线且在两面上形成了粘接剂层的核心基板与已安装上上述半导体元件的基板,边进行定位边进行叠层,不使上述粘接剂硬化地在熔融温度下进行热压粘接,用粘接剂的粘附力把已安装上上述半导体元件的基板临时固定到上述核心基板上。
地址 日本东京都