发明名称 | 半导体集成电路 | ||
摘要 | 一种半导体集成电路,包括:存储器宏功能块及其周边电路,该存储器宏功能块包括:存储器芯功能块,和与其分离的接口功能块,该接口功能块包括:测试电路;测试用的命令解码部;测试用的地址解码部;向上述存储器芯功能块输入上述命令和地址,与其进行数据收发的存储器芯输入输出电路;存储上述存储器芯功能块的存储器容量和存储器芯的结构的信息的结构存储部;以及基于上述存储信息,控制上述存储器芯功能块的数据途径和地址途径的结构控制块。 | ||
申请公布号 | CN1387262A | 申请公布日期 | 2002.12.25 |
申请号 | CN02118397.X | 申请日期 | 2002.04.26 |
申请人 | 株式会社东芝 | 发明人 | 小内俊文;高桥诚;沼田健二 |
分类号 | H01L27/04;H01L21/82 | 主分类号 | H01L27/04 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
主权项 | 1.一种半导体集成电路,包括:具有可进行数据读写的功能的存储器宏功能块;以及具有与上述存储器宏功能块不同的功能的周边电路,其中上述存储器宏功能块包括:可进行数据读写的存储器芯功能块,该存储器芯功能块对在存储器单元阵列上构成的多个位单元的各地址解码,并读写位单元数据;以及在区域上与上述存储器芯功能块分离的、与上述周边电路进行数据收发的接口功能块,该接口功能块包括:控制上述存储器芯功能块的功能测试的测试电路;对上述存储器芯功能块的上述功能测试用的输入命令解码的命令解码部;对上述存储器芯功能块的上述功能测试用的输入地址解码的地址解码部;向上述存储器芯功能块输入上述命令和上述地址,与上述存储器芯功能块之间进行数据收发的存储器芯输入输出电路;存储上述存储器芯功能块的存储器容量和包含命令结构、地址结构、输入输出结构的存储器芯的结构的数据的结构存储部;和基于上述结构存储块的存储信息,控制上述存储器芯功能块的数据途径和地址途径,把上述存储器芯功能块控制成所期望的结构的结构控制块。 | ||
地址 | 日本东京都 |