| 主权项 |
1.一种高解析度时差检测器,其系包括:多重相位输入电路系统,其具有参考信号输入端,以及时差信号输入端,该时差信号输入端系调整为接收同相位以及/或非同相位时差信号,该输入电路系统系操作用来让该时差信号通过或将其反向,以回应控制信号;时间至电压转换电路系统,其具有个别第一和第二输入端,用以接收该时差化信号以及参考信号,该时间至电压转换电路系统包含产生相对时差信号的差动放大器,其相对时差信号表示在参考信号和该时差信号之间的相对时差;以及捕获电路系统,其耦合至该时间至电压转换电路系统,用以检测该相对时差信号。2.根据申请专利范围第1项之高解析度时差检测器,其中该多重相位输入电路系统更进一步包括:位准转换电路系统,用以接收并且调整该个别的时差信号及参考信号,成为个别的已转换位准时差信号及参考信号。3.根据申请专利范围第2项之高解析度时差检测器,其中该多重相位输入电路系统更进一步包含:第一Gilbert反向器,其具有第一输入端,耦合至该位准转换电路系统的输出端,以及第二输入端,回应控制信号将该时差信号反向;以及第二Gilbert反向器,其具有第三输入端,用以接收该已转换位准之参考信号。4.根据申请专利范围第1项之高解析度时差检测器,其中该捕获电路系统包含:闪控电路系统,其耦合至该时间至电压转换电路系统,并且具有脉冲产生电路以操作来产生预定宽度之脉冲;以及闩锁电路系统,耦合至该差动放大器之输出端,以及回应该闪控电路系统,定时以闩锁指示在该时差信号与该参考信号之间的相对时差。5.根据申请专利范围第4项之高解析度时差检测器,其中该产生之脉冲系与该参考信号同步。6.根据申请专利范围第4项之高解析度时差检测器,其中该产生之脉冲系与该时差信号同步。7.根据申请专利范围第1项之高解析度时差检测器,其中该参考信号系耦合至校准信号源。8.根据申请专利范围第1项之高解析度时差检测器,其中:该时差信号输入端系耦合至第一测试器通道;并且该参考信号输入端系耦合至该第二测试器通道。9.根据申请专利范围第1项之高解析度时差检测器,其中:该多重相位输入电路系统,该时间至电压转换电路系统,以及该捕获电路系统系配置在积体电路上。10.根据申请专利范围第9项之高解析度时差检测器,并进一步包括:已转换之信号配置在该捕获电路系统之输出端,以及具有已安装之输出端,以供应一关闭-晶片信号。11.根据申请专利范围第10项之高解析度时差检测器,其中:该信号转换器包含一充电帮浦。12.根据申请专利范围第10项之高解析度时差检测器,其中:该信号转换器包含一低通滤波器。13.一种时差检测电路,用以测量在复数个传播信号与一参考信号之间的相对时差,该时差检测电路包含:一种选择器电路,其具有复数个输入端,其被调适用以接收该传播信号,以及一输出端,用以选择性的让复数个信号其中之一通过,用以与该参考信号比较之;以及一种高解析度时差检测器,其包含多重相位输入电路系统,其具有参考信号输入端,以及一时差信号输入端,该时差信号输入端系调适为用以接收同相位以及/或非同相位时差信号,该输入电路系操作以让该时差信号通过或反向,以回应控制信号;时间至电压转换电路系统,其具有个别的第一以及第二输入端,用以接收该时差化信号以及参考信号,该时间至电压转换电路包含一差动放大器,用以产生相对时差信号,其相对时差信号表示在该参考信号与该时差信号之间的相对时差;以及捕获电路,耦合至该时间至电压转换电路之输出端,用以检测该相对时差信号。14.根据申请专利范围第13项之时差检测电路,其中:该选择器电路包含一类比多工器,以及该复数个输入端包含个别测试器通道。15.根据申请专利范围第14项之时差检测电路,其中该类比多工器包含:复数个输入闸,其对应至复数个输入信号,该复数个输入闸系排列至一整数组,每一组包含预定的输入闸数目,其系并联地安装,并具有共同输出端;复数个输出传输闸,其对应至该共同输出端之数目,每一个该复数个输出传输闸系串联耦合至该共同输出端,其具有个别的输出路径,其输出路径系束缚以形成单一多工器输出端;以及复数个馈通传输闸,其对应至该同输出端之数目,每一个复数个馈通传输闸具有耦合至该共同输出端以及一接地输出端的输入端。16.根据申请专利范围第13项之时差检测电路,其中:该选择电路以及该高解析度时差检测器系配置在积体电路上。17.一种决定在复数个测试器通道之间的相对时差之方法,以补偿信号传播延迟,该方法包含下列步骤:沿着该复数个通道产生测试器信号;将该通道耦合至高解析度时差检测电路;供应参考信号至该时差检测电路;选择该测试信号其中一个,与在该时差检测电路上之参考信号比较,该比较步骤包含:将在该参考信号边缘与该已通过之测试器信号边缘之间的相对时间差异转换至电压,以及供应该电压至输出端,用作在测试器信号与该参考信号之间相对时差之测量。18.一种高频宽类比多工器,该多工器包含:复数个输入闸,其对应至复数个输入信号,该复数个输入闸排列至一整数组,每一组包含预定之该输入闸数目,其输入闸系并联安装,并具有共同输出端;复数个输出传输闸,其对应至该共同输出端之数目,该复数个输出传输闸每一个系串联耦合至该共同输出端,并具有各别地输出路径,其束缚已形成单一多工器之输出端;以及复数个馈通传输闸,其对应至该共同输出端之数目,该复数个馈通传输闸每一个系具有偶合至该共同输出端与接地输出端之输入端。图式简单说明:图一为使用本发明其中一个实施例之半导体测试器的部分方块图;图二为显示于图一之时差检测电路的高位准方块图;图三为图二中时差检测电路之选择器电路之一实施例的部分图解;图四为根据本发明之一实施例的高解析度时差检测器之图解;图五为图四中高解析度时差检测器之时序图。 |
