| 主权项 |
1.一种分离闸极式快闪记忆体之制造方法,包括(a)提供一半导体基底,其上并形成有一闸极氧化层、一第一导电层以及一牺牲层;(b)移除部分该牺牲层,形成至少一凹槽;(c)于该牺牲层之上及该等凹槽中形成一第一氧化层;(d)平坦化该第一氧化层直至露出该牺牲层之表面;(e)去除该牺牲层、以及未覆盖该第一氧化层之部份该闸极氧化层及该第一导电层,以形成浮置闸极结构于该半导体基板上;(f)依序形成一第二氧化层、一第二绝缘层于整个表面上;(g)去除部分该第二绝缘层以定义第一开口;(h)去除另一部分之该第二绝缘层,以及该第二氧化层,以定义第二开口,并于该第二开口之侧壁形成接触侧壁层;(i)于第二开口内之半导体基底表层形成源极区;(j)依序形成一第二导电层及一第三绝缘层于该第一开口及第二开口中;(k)去除部分该第二导电层及该第三绝缘层,以定义第三开口,并于该第三开口之侧壁形成控制闸极结构;(1)形成一第三氧化层于整个表面上及该第三开口中;(m)去除部分该第三氧化层,以定义第四开口,并于该第四开口形成一控制闸侧壁层;以及(n)以该控制闸极侧壁层为罩幕,于该于第四开口内之半导体基板表层形成汲极区。2.如申请专利第1项所述之分离闸极式快闪记忆体之制造方法,更包括形成一第三导电层于整个表面上及该第三开口中以形成位元线结构。3.如申请专利第2项所述之分离闸极式快闪记忆体之制造方法,上述步骤(J)依序形成一第二导电层及一第三绝缘层于该第一及第二开口中的步骤包括:于形成该第二导电层形成后,回蚀刻该第二开口外之该第二导电层;以及形成该第三绝缘层于该第二开口中,并回蚀刻该第二开口外之该第三绝缘层。4.如申请专利第2项所述之分离闸极式快闪记忆体之制造方法,该第一、第二以及第三导电层系由复晶矽所构成。5.如申请专利第2项所述之分离闸极式快闪记忆体之制造方法,该牺牲层、第二绝缘层以及第三绝缘层系由氮化矽所构成。6.如申请专利第2项所述之分离闸极式快闪记忆体之制造方法,该闸极氧化层、第一氧化层、第二氧化层以及第三氧化层系由矽氧化物所构成。7.如申请专利第5项所述之分离闸极式快闪记忆体之制造方法,上述离子植入于该半导体基底中以形成该源极区域后,更包括进行一回火(anneal)之步骤,其中该回火步骤进行在大约温度900℃的条件之下。8.一种分离闸极式快闪记忆体之结构,包括:一基底,具有一源极区及一汲极区;一浮置闸极结构,绝缘地直立于该基底表面且位于该源极之一侧上方;一控制闸极,绝缘地包覆于该源极与汲极间之基底上;一第三绝缘层,形成于该控制闸极之表面上;一控制闸侧壁层,形成于该控制闸极及第三绝缘层之侧壁上,并位于该控制闸极与该汲极间之基底上方;一第二氧化层,形成于该控制闸极结构与浮置闸极之间,并且上述第二氧化层之一端延伸至该浮置闸极结构之上方,而另一端延伸至该控制闸极之下方;以及一接触侧壁层,形成于该浮置闸极结构之侧壁上,并位于该源极之上方。9.如申请专利第8项所述之分离闸极式快闪记忆体之结构,其中该浮置闸极结构包括一闸极氧化层、一浮置闸极以及一第一氧化层以重叠方式,形成于该源极区之一侧上方。10.如申请专利第8项所述之分离闸极式快闪记忆体之结构,其中该接触侧壁层包括一第一、第二侧壁,且该第一侧壁之一端系延伸至该第二侧壁与该源极之间;11.如申请专利第8项所述之分离闸极式快闪记忆体之结构,其中更包括一第三氧化层,形成整个半导体基板上,仅露出部分控制闸极上方、该控制闸侧壁层及该汲极区之表面。图式简单说明:第1a~1k图为第1a至1k图为习知分离闸极快闪记忆体之形成方法的剖面图。第2a~2n图为本发明之分离闸极快闪记忆体之制造方法的剖面图。 |
