| 主权项 |
1.一种半导体装置,其含以下各项:基片,其含具上表面及下表面之基片层(13),基片层(13)属第一导电型;基片中第一埋式层(12),其循基片层(13)上表面之第一部分下方之下表面延伸,及基片中第二埋式层(12),其循基片层(13)上表面之第二部分下方之下表面延伸;基片层(13)第一部分中之第一扩散区(26),其属第一导电型相反之第二导电型,且具至第一埋式层(12)之第一距离,以界定第一扩散区(26)与第一埋式层(12)两者间之第一崩溃电压;基片层(13)第二部分中之第二扩散区(45),其属第二导电型,并具至第二埋式层(12)之第二距离,以界定第二扩散区(45)与第二埋式层(12)两者间之第二崩溃电压;其中第一距离大于第二距离,从而第一崩溃电压较第二崩溃电压为高。2.如申请专利范围第1项之装置,其中第一扩散区(26)系双极电晶体之基极(3)而第一埋式层(12)系双极电晶体之集极(5)。3.如申请专利范围第1或2项之装置,其中第二扩散区(45)为保护二极体(9)之阳极而第二埋式层(12)为保护二极体(9)之阴极。4.如申请专利范围第1或2项之装置,其中第一埋式层(12)与第二埋式层(12)连接,且第一及第二两埋式层(12)乃在同一步骤中制造者。5.如申请专利范围第1或2项之装置,其另含基片层(13)第二部分中之渠道截断器区(42),渠道截断器区(42)属第一导电型,用以电性隔离基片(6)内基片层(13)之第二部分,其中渠道截断器区(42)配置为一延伸式渠道截断器区(47),大致于第二扩散区(45)与第二埋式区(12)两者间延伸,用以降低第二崩溃电压。6.一种制造半导体装置之方法,其含以下各步骤:提供一基片,其含具上表面及下表面之基片层(13),基片层(13)属第一导电型,在基片中提供第一埋式层(12),循基片层(13)上表面第一部下方之下表面延伸,并提供第二埋式层(12),循基片层(13)上表面第二部分下方之下表面延伸;将基片层(13)第一部分中第一扩散区(26)加以扩散,其属与第一导电型相反之第二导电型,并具至第一埋式层(12)之第一距离,以界定第一扩散区(26)与第一埋式层(12)两者间之第一崩溃电压;将基片层(13)第二部分中第二扩散区(45)加以扩散,其属第二导电型,并具至第二埋式层(12)之第二距离,以界定第二扩散区(45)与第二埋式层(12)两者间之第二崩溃电压;其中第一距离大于第二距离,从而第一崩溃电压高于第二崩溃电压。7.如申请专利范围第6项之方法,其中该第一及第二两扩散区(26,45)乃以单一制造步骤中于第一部分之第一区域淀积第一聚硅层(23),并于第二部分第二区域中淀积第二聚硅层(44)而形成者,且在单一回火步骤中,分别自第一及第二聚硅层(23,44)扩散第一及第二扩散区(26,45),该第一区域小于第二区域。8.如申请专利范围第6或7项之方法,其另包含以离子植入法在基片层(13)第二部分中形成渠道截断器区(42)之步骤;渠道截断器区(42)属第一导电型,用以电性隔离基片(6)内基片层(13)之第二部分,其中渠道截断器区(42)乃以离子植入法于第二扩散区(45)与第二埋式层(12)两者间形成一延伸式渠道截断器区(47),用以降低第二崩溃电压。图式简单说明:图1显示一线路图,其系以前工艺含无线电频率功率电晶体及保护二极体之电路;图2显示本发明含无线电频率功率电晶体及保护二极体装置之设计平面图;图3a-3m显示本发明装置中经陆续处理步骤后之电晶体部分之切面图;图4a及4b显示两个别具体实例中保护二极体经金属化步骤后之切面区。 |
