| 主权项 |
1.一种制造半导体装置之方法,该方法系包括一半导体本体,一电晶体系配置在一表面上,该电晶体系包括一闸结构,藉该方法系加施一图案层,以界定该闸结构之区域,而后,系加施一介质层,其方式为紧接于该图案层之该介质层厚度应大致等于或大于该图案层之高度,以及介质层系去除部份厚度直至图案层现露为止,然后,该图案层系作去除材料处理,因而在介质层中形成一凹部,一导电层系填充于该凹部中,该导电层系形成该闸结构,其特征在加施该导电层前,一接触窗系配置于该介质层中,该接触窗系填充以该导电层,该导电层系局部形成一接触结构以与该半导体本体之表面建立电气接触。2.根据申请专利范围第1项之方法,其特征在该图案层方法系在去除材料处理中完全去除及一绝缘层系加施于该闸结构区域之凹部中,该绝缘层系提供该电晶体之闸介质。3.根据申请专利范围第2项之方法,其特征在该绝缘层系藉沉积一具有介质常数大于氧化矽之介质材料层方式加施。4.根据申请专利范围第1.2或3项之方法,其特征在该导电层系藉沉积一包括金属或合金金属之材料层方式加施。5.根据申请专利范围第4项之方法,其特征在该导电层系以双层方式加施,一层系包括金属或合金金属材料及在其上之另一层系作一黏合层,一障碍层或一黏合层及一障碍层用。6.根据申请专利范围第1.2或3项之方法,其特征在该填充于该闸结构区域凹部中及该接触结构区域接触窗中之导电层系接受无光罩材料去除处理,直至叠于该介质层之该导电层去除为止。7.根据申请专利范围第1.2或3项之方法,其特征在杂质系藉利用该介质层作光罩以自我配准方式经该闸结构区域凹部引入该半导体电晶体本体中。8.根据申请专利范围第1.2或3项之方法,其特征在该遮蔽至少部份氧化物场绝缘区域之接触结构系配置在该半导体电晶体本体表面,以隔离该半导体电晶体本体中之活性区域。9.根据申请专利范围第8项之方法,其特征在该接触结构系可在该半导体电晶体本体中以氧化物场绝缘区域彼此隔离活性区域间建立一电气接触。10.根据申请专利范围第1.2或3项之方法,其特征在于加施该介质层前,在该接触结构区域之该半导体电晶体本体表面系加施一止蚀层,该止蚀层之材料系视该介质层所选可蚀刻材料而定。11.根据申请专利范围第1.2或3项之方法,其特征在该图案层系以沉积方式加施及图案一包括半导体电晶体材料之层。12.根据申请专利范围第11项之方法,其特征在该图案层系以沉积方式加施及图案一包括矽锗合金之层。13.根据申请专利范围第11项之方法,其特征在该图案层系以沉积方式加施及图案一包括矽之层,及该介质层系于该图案层接受材料去除处理后加施,其中该图案层中之矽系去除,因而形成该凹部在该闸结构区域中,而后,该介质层系配置该接触窗在该接触结构区域中。14.根据申请专利范围第11项之方法,其特征在于加施该图案层前,一光罩层系加施于该半导体本体表面,该半导体本体系一矽本体,该光罩层之材料系可允许蚀刻矽之材料,于该图案层系以沉积方式加施及图案一包括矽之层,及该介质层系已加施,以及该介质层具有该接触窗在该接触结构区域,而该接触窗系暴露于该光罩层,于该图案层接受材料去除处理后,其中该图案层之矽即去除,因而形成在该闸结构区域之凹部。15.根据申请专利范围第11项之方法,其特征在包括该半导体材料之层系以双层方式加施,一第一次层系包括该半导体材料,及在其上系一第二次层,该层之材料系较该半导体材料抗拒该介质层之去除,及视该介质层而定选择可蚀刻之材料。16.根据申请专利范围第1.2或3项之方法,其特征在于形成该导电层至该闸结构与该接触结构中后,系加施另一介质层,该另一介质层之通路系经蚀刻而暴露于至少部份该闸结构及至少部份该接触结构之上,该通路系以加施之另一导电层充填。图式简单说明:图1至图13系以截面图说明使用根据本发明方法第一实例之半导体装置制造连续阶段;图14至图20系以截面图说明使用根据本发明方法第二实例之半导体装置制造连续阶段。 |
