| 主权项 |
1.一种半导体记忆装置,包括: 复数记忆库,各包括复数记忆元件,其中之一可根 据位址信号选择; 从选定记忆元件接收读取电压之记忆位元线; 输出参考电压之参考元件; 接收参考电压之参考位元线; 放大记忆位元线之电压与参考位元线之电压间之 差异之比较放大装置;及 提供第三负荷电容至参考位元线之负荷电容调整 装置,使选定记忆元件与比较放大装置间之第一负 荷电容大体上相等于参考元件与比较放大装置间 之第二负荷电容。2.如申请专利范围第1项之半导 体记忆装置,其中负荷电容调整装置包括: 具有各个负荷电容之复数负荷电容元件,及 电连接复数负荷电容元件中至少一个至参考位元 线之复数第一转换装置。3.如申请专利范围第2项 之半导体记忆装置,进一步包括复数库选择信号线 ,分别连接至接收供选择包括选定记忆元件之复数 记忆库之一的库选择信号之复数记忆库,其中复数 第一转换装置分别连接至复数库选择信号线。4. 如申请专利范围第2项之半导体记忆装置,进一步 包括复数库选择信号线,分别连接至接收供选择包 括选定记忆元件之复数记忆库之一的库选择信号 之复数记忆库,其中负荷电容调整装置进一步包括 逻辑电路,其被连接至复数第一转换装置供根据库 选择信号控制复数第一转换装置。5.如申请专利 范围第1项之半导体记忆装置,其中负荷电容调整 装置包括第二转换装置在复数负荷电容元件之各 个毗邻负荷电容元件之间,并控制各第二转换装置 成为打开或关闭,俾可提供第三负荷电容至参考位 元线。6.如申请专利范围第5项之半导体记忆装置, 其中复数负荷电容元件被分成第一负荷电容元件 团,其全部负荷电容形成第三负荷电容,当选定记 忆元件在复数记忆库中第一记忆库内时,提供至参 考位元线,及第二负荷电容元件团,其全部负荷电 容形成第三负荷电容,当选定记忆元件在复数记忆 库中第二记忆库内时,提供至参考位元线,因此,各 复数第二转换装置被控制成为打开或关闭。7.如 申请专利范围第5项之半导体记忆装置,其中负荷 电容调整装置进一步包括第三转换装置及第四转 换装置,均连接至参考位元线,其中第三转换装置 连接至可藉由第二转换装置连接之复数负荷电容 元件二端之一,第四转换装置则连接至复数负荷电 容元件二端之另一端。图式简单说明: 图1为概略方块图,例示根据本发明之第一具体例 中半导体记忆装置之结构; 图2为电路组态,例示根据本发明之第二具体例中 负荷电容调整电路之结构,其可用于图1所示之半 导体记忆装置; 图3为电路组态,用来例示图2所示之负荷电容调整 电路; 图4为电路组态,例示根据本发明之第三实例中负 荷电容调整电路之结构,其可用于图1所示之半导 体记忆装置; 图5A显示根据本发明之半导体记忆装置内之库结 构; 图5B显示根据本发明之半导体记忆装置内之另一 库结构; 图6为概略方块图,例示传统半导体记忆装置之结 构; 图7为回授电路之例示电路组态;及 图8为概略方块图,例示包括复数库之另一传统半 导体记忆装置之结构。 |
