| 摘要 |
<p>L'invention concerne un système et un procédé de traitement de hachage permettant de réduire le nombre de cycles d'horloge nécessaires pour mettre en oeuvre les algorithmes de hachage SHA1 et MD5, faisant intervenir une mémoire de hachage commune comprenant plusieurs zones de stockage couplées à une ou plusieurs voies de hachage. Ce système fournit également des fonctions de remplissage implicite au vol lorsque les données sont lues dans la mémoire de hachage commune. Le système permet de partager des ressources de registre et de circuits pour les circuits de hachage SHA1 et MD5 mis en oeuvre dans chaque voie de hachage, et utilise des architectures de hachage SHA1 sur deux voies, en pipeline, et MD5 sur une voie, en pipeline, pour réduire le temps nécessaire pour mettre en oeuvre les algorithmes SHA1 et MD5.</p> |
