发明名称 METHOD AND CIRCUIT ARRANGEMENT ADVANTAGEOUSLY PROVIDED FOR CONDUCTING PARALLEL CYCLICALLY REPEATING DATA PROCESSING
摘要 Das Verfahren legt eine globale Adresse dem von Verarbeitungseinheiten gemeinsam verwendeten, in einem globalen Befehlsspeicher abgespeicherten und auf einem globalen Befehlsbus weitergeleiteten Befehl vor. Lokale Speicherdaten geben, in lokalen Adresswandlern modifiziert, Adressen in den lokalen Datenspeichern an. Die in lokalen Datenspeichern ausgewählten Daten nehmen in den von lokalen arithmetischen/ logischen Einheiten und der globalen arithmetischen/logischen Einheit, sowie vom globalen Befehlsbus festgelegten Prozeduren teil.Die Schaltungsanordnung besteht aus einem Verarbeitungsblock, der aus mindestens zwei lokalen Verarbeitungseinheiten gebildet ist, wobei in den Verarbeitungseinheiten ein lokaler Adresswandler durch den lokalen Adressbus mit einem lokalen Datenspeicher, ein lokaler Datenspeicher durch den lokalen Datenbus einerseits mit einer lokalen Arithmetischen/Logischen Einheit andererseits mit dem lokalen Adresswandler verbunden ist. Ausserdem beinhaltet der Erfindung entsprechende Schaltungsanordnung mindestens einen sogenannten globalen Adressgenerator, mindestens einen globalen Befehlsspeicher, mindestens eine globale Steuereinheit, mindestens eine globale Arithmetische/Logische Einheit und mindestens eine externe Koppeleinheit.
申请公布号 WO02099685(A1) 申请公布日期 2002.12.12
申请号 WO2002HU00049 申请日期 2002.05.29
申请人 AFCA-SYSTEM KFT;FLEDRICH, ISTVAN 发明人 FLEDRICH, ISTVAN
分类号 G06F9/30;G06F9/345;G06F9/38;G06F15/80;(IPC1-7):G06F15/80 主分类号 G06F9/30
代理机构 代理人
主权项
地址