| 主权项 |
1.一种内连线结构,系制作于一半导体基底上,其至少包括有:至少两个相邻之金属导线,系形成于该半导体基底表面上,且该两相邻之金属导线之间系隔着一开口;一金属阻障层,系形成于该金属导线之侧壁上;一介电层,系覆盖该金属阻障层与该金属导线之曝露区域,且填满该开口至一预定高度;以及一接触插塞,系贯通该介电层且与该金属导线之顶部形成电连接。2.如申请专利范围第1项所述之内连线结构,其中该介电层之材质系为经由化学气相沉积(chemical vapor deposition, CVD)方法制作之氧化矽。3.如申请专利范围第1项所述之内连线结构,其中该介电层之材质系为经由旋转涂布方法制作之有机低介电常数材料。4.如申请专利范围第1项所述之内连线结构,其中该介电层至少包含有:一第一氧化矽层,系覆盖该金属导线且填满该开口;以及一第二氧化矽层,系形成于该第一氧化矽层之表面上至一预定厚度。5.如申请专利范围第4项所述之内连线结构,其中该第一氧化矽层系经由高密度电浆化学气相沉积(high density plasma chemical vapordeposition, HDPCVD)方法所制成。6.如申请专利范围第4项所述之内连缘结构,其中该第二氧化矽层系经由电浆强化式化学气相沉积(plasma enhanced chemical vapordeposition, PECVD)方法所制成。7.如申请专利范围第1项所述之内连线结构,其中该金属阻障层系下列任一种材质所构成:Ti、TiN、Ta、TaN、Cu以及铜合金。8.如申请专利范围第1项所述之内连线结构,另包含有一覆盖层,系形成于金属导线之顶部。9.一种内连线结构的制作方法,其至少包括有下列步骤:提供一半导体基底,其表面上包含有至少两个相邻之金属导线,以及至少一开口用来隔开该两相邻之金属导线;于该金属导线之侧壁上形成一金属阻障层;于该金属导线层上形成一介电层,并使该介电层填满该开口至一预定高度;将该介电层之表面平坦化;于该金属导线上方形成一接触洞,使该接触洞贯通该介电层并曝露出该金属导线之顶部;以及形成一导电层,并使该导电层填满该接触洞。10.如申请专利范围第9项所述之制作方法,其中该介电层之材质系为经由化学气相沉积(chemical vapordeposition, CVD)方法制作之氧化矽。11.如申请专利范围第9项所述之制作方法,其中该介电层之材质系为经由旋转涂布方法制作之有机低介电常数材料。12.如申请专利范围第9项所述之制作方法,其中该介电层之制作方法至少包含有下列步骤:形成一第一氧化矽层,以覆盖该金属导线且填满该开口;以及形成一第二氧化矽层,以覆盖于该第一氧化矽层之表面上至一预定厚度。13.如申请专利范围第12项所述之制作方法,其中该第一氧化矽层系经由高密度电浆化学气相沉积(high density plasma chemical vapordeposition, HDPCVD)方法所制成。14.如申请专利范围第12项所述之制作方法,其中该第二氧化矽层系经由电浆强化式化学气相沉积(plasma enhaneced chemicalvapor deposition, PECVD)方法所制成。15.如申请专利范围第9项所述之制作方法,其中该金属阻障层系下列任一种材质所构成:Ti、TiN、Ta、TaN、Cu以及铜合金。16.如申请专利范围第9项所述之制作方法,其中该金属阻障层之制作方法至少包括下步骤:沉积该金属阻障层于该金属导线与该半导体基底之曝露表面上;以及去除位于该半导体基底之表面上的该金属阻障层。17.如申请专利范围第9项所述之制作方法,其中将该介电层之表面平坦化的方法为化学机械研磨(chemical mechanical polishing, CMP)制程。18.如申请专利范围第9项所述之制作方法,其中该金属导线之顶部另包含有一覆盖层。图式简单说明:第1A至1D图显示习知制作内金属介电层的方法的剖面示意图。第2A至2I图显示本发明制作内连线结构的方法的剖面示意图。 |
