| 主权项 |
1.一种检测半导体底材上介电层其接触孔之方法,其中该介电层用以覆盖导体层,该方法至少包括下列步骤:对该半导体底材进行电镀程序,以便在该导体层表面形成电镀沉积物;且观测该半导体底材上所形成之电镀沉积物,以判断该接触孔是否曝露该导体层之表面,其中当该接触孔中具有电镀沉积物时,可判断该接触孔曝露该导体层之表面。2.如申请专利范围第1项之方法,其中在进行上述之电镀程序时,更包括下列步骤:放置该半导体底材于电镀溶液中;连接该半导体底材至直流电源之负极;放置导电金属于电镀溶液中;且连接该导电金属至直流电源之正极。3.如申请专利范围第2项之方法,其中上述之电镀溶液为硫酸铜溶液。4.如申请专利范围第2项之方法,其中上述之直流电源可提供0至20伏特之电压。5.如申请专利范围第2项之方法,其中上述之导电金属包括铜箔。6.如申请专利范围第2项之方法,其中上述之沉积物为铜原子沉积物。7.如申请专利范围第1项之方法,其中上述之导体层可选择铝、钛、钨、铜、金、铂、合金或上述材料之任意组合。8.一种检测半导体底材上介电层其接触孔之方法,其中该介电层用以覆盖导体层,该方法至少包括下列步骤:将该半导体底材放置于电镀溶液中,且电耦合于一直流电源之负极;将导电金属放置于该电镀溶液中,且电耦合于该直流电源之正极;观测该半导体底材上所形成之电镀沉积物,以判断该接触孔是否曝露该导体层表面,其中当该接触孔中具有电镀沉积物时,该接触孔曝露该导体层表面。9.如申请专利范围第8项之方法,其中上述之电镀溶液为硫酸铜溶液。10.如申请专利范围第8项之方法,其中上述之直流电源可提供0至20伏特之电压。11.如申请专利范围第8项之方法,其中上述之导电金属包括铜箔。12.一种检测半导体底材上金属插塞其缺陷之方法,其中该金属插塞位于介电层上,而该介电层则用以覆盖导体层,该方法至少包括下列步骤:对该半导体底材进行电镀程序,以便在该半导体底材上形成电镀沉积物;且观测该半导体底材上所形成之电镀沉积物,以判断该金属插塞是否具有缺陷,其中当该金属插塞内有电镀沉积物时,该金属插塞具有缺陷。13.如申请专利范围第12项之方法,其中在进行上述之电镀程序时,更包括下列步骤:放置该半导体底材于电镀溶液中;连接该半导体底材至直流电源之负极;放置导电金属于电镀溶液中;且连接该导电金属至直流电源之正极。14.如申请专利范围第13项之方法,其中上述之电镀溶液为硫酸铜溶液。15.如申请专利范围第13项之方法,其中上述之直流电源可提供0至20伏特之电压。16.如申请专利范围第13项之方法,其中上述之导电金属包括铜箔。17.如申请专利范围第12项之方法,其中上述之金属插塞为钨插塞。18.如申请专利范围第12项之方法,其中上述之缺陷包括空洞(voids)、裂缝(seams)、开口(opening)或其任意组合。19.如申请专利范围第12项之方法,其中在进行观测该电镀沉积物以判断该金属插塞是否具有缺陷时,可藉着颜色来区分该电镀沉积物与该金属插塞。20.一种检测半导体底材上金属插塞其缺陷之方法,其中该金属插塞位于介电层上,而该介电层则用以覆盖导体层,该方法至少包括下列步骤:放置该半导体底材于电镀溶液中,且电耦合于一直流电源之负极;放置导电金属于该电镀溶液中,且电耦合于该直流电源之正极;且观测该半导体底材上所形成之电镀沉积物,以判断该金属插塞是否具有缺陷,其中当该金属插塞内有电镀沉积物时,该金属插塞具有缺陷。21.如申请专利范围第20项之方法,其中上述之电镀溶液为硫酸铜溶液。22.如申请专利范围第20项之方法,其中上述之直流电源可提供0至20伏特之电压。23.如申请专利范围第20项之方法,其中上述之导电金属包括铜箔。24.如申请专利范围第21项之方法,其中上述之金属插塞为钨插塞。25.如申请专利范围第21项之方法,其中上述之缺陷包括空洞(voids)、裂缝(seams)、开口(opening)或其任意组合。26.如申请专利范围第21项之方法,其中在进行观测该电镀沉积物以判断该金属插塞是否具有缺陷时,可藉着颜色明暗来区分该电镀沉积物与该金属插塞。图式简单说明:第一图为半导体晶片之截面图,显示在传统技术中发生于介电层上接触孔之缺陷;第二图为半导体晶片之截面图,显示在传统技术中在制造金属插塞时常见之缺陷;第三图为半导体晶片之截面图,显示使用本发明所提供之方法对接触孔进行电镀程序之结果;第四图为进行电镀程序之电镀溶液,用以在半导体晶片之表面形成金属沉积物;第五图为半导体晶片之截面图,显示使用本发明所提之方法对金属插塞进行电镀程序之结果;以及第六图为进行电镀程序之电镀溶液,用以在半导体晶片上形成金属沉积物。 |
