电路板设计图的错误检测方法及其系统

摘要

一种电路板设计图的错误检测方法,其包括:提供多个连接信道(via)矩阵以及多个连线区域矩阵;逐一将上述一信道矩阵与其它信道矩阵比对,以输出产生部分重迭但是连线区域不相同的连接信道矩阵;以及逐一将上述一信道矩阵与上述连线区域矩阵比对,输出与上述连线区域的切割线部分重迭的连接信道矩阵。

主权项

1.一种电路板设计图的错误检测方法，用于检测具有多个连线区域的一多层电路板设计图中是否有短路的情形，其中包含有下列步骤：取得该多层电路板设计图中所有的多个连接信道矩阵以及多个连线区域矩阵的参数数据，其中每一该连接信道有其隶属的一连线区域矩阵；逐一将这些连接信道中一连接信道矩阵与其它连接信道矩阵比对，以输出发生与其它连接信道位置部分重迭但非隶属相同连线区域的连接信道矩阵；以及逐一将这些连接信道中一连接信道矩阵与这些连线区域矩阵比对，以输出发生与这些连线区域的切割线位置部分重迭的连接信道矩阵。