发明名称 Method for forming mutilayered metal line in semiconductor device
摘要 <p>본 발명은 반도체장치의 다층 금속배선 형성방법에 관한 것으로, 특히 이 방법은 하부 금속 배선이 형성된 기판 전면에 평탄화된 층간 절연막을 형성하고, 기판 상부에 제 1감광막 패턴을 형성한 후에, CxFy를 활성화시킨 플라즈마로 제 1감광막 패턴 하부의 층간 절연막을 얇게 트렌치 식각하여 단차를 형성하고, 제 1감광막 패턴을 제거하고 결과물 전면에 유기성 반사방지막을 도포한 후에, 유기성 반사방지막 상부에 제 2감광막 패턴을 형성하고, CxFy를 활성화시킨 플라즈마로 제 2감광막 패턴에 맞추어 유기성 반사방지막과 층간 절연막을 식각하여 층간 절연막내에 비아 및 상부 배선용 트렌치를 동시에 형성고, 비아 및 상부 배선용 트렌치가 형성된 층간 절연막에 금속을 매립하고 이를 연마하여 하부 금속배선과 연결되는 비아 플러그 및 상부 배선을 동시에 형성한다. 이에 따라, 본 발명은 유기성 반사방지막을 이용하여 감광막의 미세 패터닝을 구현할 수 있으며 이중 상감 방식과 마찬가지로 플러그용 비아 및 금속 배선용 트렌치를 동시에 식각하여 금속 배선 패턴의 정밀도를 향상시킬 수 있다.</p>
申请公布号 KR100363696(B1) 申请公布日期 2002.12.05
申请号 KR19990065215 申请日期 1999.12.29
申请人 주식회사 하이닉스반도체 发明人 김길호;박창욱;문병오
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人
主权项
地址