| 发明名称 | 通过重排序存储器请求提高总线利用率的存储器控制器 | ||
| 摘要 | 描述了一种调度器(1006),适合用于重新排序存储请求,以便达到更高的指令总线(912)和数据总线(914)的平均利用率。调度程序(1006)用于调度关于存储器(908)的多条指令,存储器(908)包括M个存储体和多个N存储页;包括约束电路(1016),至少部分根据关于对应同一存储体的其它指令的访问延时,确定各指令的最早发布时间;以及包括重排序电路(1018),确定指令传输到相应的,关于各相关指令的最早发布时间和被选定的指令的数据出现时间的存储器(908)的顺序。 | ||
| 申请公布号 | CN1383511A | 申请公布日期 | 2002.12.04 |
| 申请号 | CN99815654.X | 申请日期 | 1999.11.15 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | H·斯特拉科夫斯基;P·斯扎贝尔斯基 |
| 分类号 | G06F12/02;G06F13/18 | 主分类号 | G06F12/02 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;傅康 |
| 主权项 | 1.在一个将多条指令传输到相关的存储器的存储器控制器中，一种重排序电路用于确定第一顺序，指令按照该顺序传输到相关的与各条指令相关的最早发布时间和关于被选定的指令相关的数据的出现时间的存储器。 | ||
| 地址 | 德国慕尼黑 | ||