薄膜电晶体阵列之制造方法及其形成之薄膜电晶体

摘要

本发明揭示一种背通道蚀刻(BCE)型式之薄膜电晶体(TFT)阵列之制造方法及其形成之薄膜电晶体，其使用较少数量的光罩。于该方法中，仅需要五个光罩便可形成该背通道蚀刻型式的薄膜电晶体(TFT)阵列，其较典型的薄膜电晶体(TFT)制造过程正常所需要的光罩数目少，亦即至少须六个光罩。本发明之制程中所需要的五个光罩系分别为，第一光罩用于闸汇流线之图案，第二光罩用于岛及 S/D资料线之图案，第三光罩用于该资料线、薄膜电晶体(TFT)通道及Cst之图案，第四光罩用于钝态层之图案以及第五光罩用于导电电极层之图案。本发明之新颖方法所制造之薄膜电晶体(TFT)，于该源极/汲极(S/D)金属与n+非结晶矽层之间具有较佳的接触电阻。该较佳之接触电阻，系藉由于该n+非结晶矽层沈积之后，源极/汲极(S/D)金属薄膜立即的沈积制程而达成，如此可以大量的减少或消除该介面对化学污染物的任何暴露，以及本身的氧化。本发明新颖之方法进一步提供优点，系在于该第2金属层屏蔽该薄膜电晶体(TFT)岛结构，避免受电浆的损害，及残留的光阻蚀刻剂，因而提升薄膜电晶体(TFT)阵列的结构的可靠性。

主权项

1.一种使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其步骤包括:提供一大致上透明的陶瓷板;溅射沈积一第一金属层于该陶瓷板上;以第一光罩形成多个闸滙流线于该板上;接着沈积一闸氮化层、一原有的非晶矽层及n+掺杂非晶矽层于该多个闸滙流线之顶部;溅射沈积一金属光罩层用于源极/汲极金属于该n+掺杂非晶矽层上;以第二光罩上图案且形成一薄膜电晶体(TFT)岛及源极/汲极资料线;溅射沈积一第二金属层于该金属光罩层之顶部;以一第三光罩加上资料线、薄膜电晶体(TFT)通道及一储存电容之图案;蚀刻多个反转通道;沈积钝态层且以第四光罩图案化该层;以及溅射沈积一大致上透明的导体电极层于该钝态层之顶部,且以第五光罩图案化该电极。2.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中所需要光罩的总数量不超过5。3.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中于该n+掺杂非晶矽层沈积之后,在该n+掺杂非晶矽层大致上暴露于化学污染物或形成本身氧化物之前,立即溅射沈积该金属光罩层。4.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其步骤另包括提供一玻璃板,用以于其上沈积多个闸滙流线。5.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该金属光罩层系选自由Al,Cu,Mo,Ti,V及Cr材料所组成的群组中,溅射沈积而成。6.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该第二金属层可由Al/Cu,Al合金/Cu,Al/Mo,Al/Ti,Al/V,Cr/Al/Cr及Al/Cr所组成的群组中选定多层材料溅射沈积而成。7.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该多个闸滙流线形成扫描线,且以大约2,000A的Cr及大约2,000A的Al的双层材料沈积而成。8.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该金属光罩层及该第二金属层形成资料线,且以大约500A的Cr及大约6,000A的Al的双层材料沈积而成。9.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该钝态层系选自由PECVD,SOG,BPSG及PSG材料所组成的群组中,沈积而成。10.如申请专利范围第1项所述之使用较少数量的光罩制造薄膜电晶体(TFT)阵列之方法,其中该导电电极层系由ITO(铟锡氧化物)沈积而成。11.一种于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其包括:一大致上透明的玻璃板;多个闸滙流线位于该板上;一闸绝缘层覆盖该闸滙流线;一n+掺杂非晶矽层位于该闸绝缘层上;源极/汲极金属,以金属形而成位于该n+掺杂非晶矽层上,且一介面位于其间,该介面大致上不具有化学污染物及本身的氧化物,因此在该S/D金属与该n+掺杂非结晶矽之间提供较佳的接触电阻;一钝态层覆盖且绝缘该源极/汲极金属;以及一电极层覆盖该钝态层。12.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该较佳之接触电阻为0.52-cm2至10-3-cm2之间。13.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该电极层系以大致上透明之材料形成,该材料包括ITO。14.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该多个闸滙流线形成扫描线,且由以Al/Cr,Cr/Al/Cr Al/Cu,Mo/W,Al/Ti,Al/V及Al/Mo所组成的群组中选定多层材料沈积而成。15.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该源极/汲极金属系以由Al/Cu,Cr/Al/Cr,Al/Cr,Al/Ti,Al/V及Al/Mo所组成的群组中选定之双层材料所形成。16.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该多个闸滙流线路具有厚度500A至10,000A之间。17.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该多个闸滙流线系以厚度2,000A的Cr及2,000A的Al所形成。18.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该源极/汲极金属形成厚度在2,000A至12,000A之间。19.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,其中该来源极/汲极金属形成厚度最好在4,000A至8,000A之间。20.如申请专利范围第11项所述之于源极/汲极(S/D)金属与n+掺杂非晶矽层间具有较佳的接触电阻之薄膜电晶体,另包括一固有之非晶矽层,位于该闸绝缘与该n+掺杂非晶矽层之间。图式简单说明:图1 为一种习用非晶矽薄膜电晶体(TFT)结构的放大模剖面视图。图2 为另一种习知之反相参差型式的薄膜电晶体。图3 为一种用以形成背通道蚀刻反相参差薄膜电晶体的流程图。图4 本发明之背通道蚀刻型式之薄膜电晶体之放大横剖面视图,显示本发明之制程步骤。图4A 本发明装置10之放大横剖面示意图。图4B 于本发明装置10之多个闸滙流线14的顶部连续沈积一闸氧化矽层20.一非晶矽层22及一n+掺杂非晶矽层24,再溅射沈积一源极/汲极金属薄膜31。图4C 在源极/汲极金属薄膜31沈积之后,同时藉由使用第二光罩图案化该薄膜电晶体(TFT)33及该源极/汲极资料线35.37。图4D 溅射沈积一第二金属层,之后再以第三光罩图案化形成资料线35,蚀刻该薄膜电晶体反转通道口41及该Cst结构43,一介电材料之钝态层51再覆盖沈积于该薄膜电晶体结构10之顶部。图4E 以第四光罩上图案,再溅射沈积一透明之导电极层62,再以第五光罩加上一电极之图案。图5 本发明之制作方法之光罩布局所对应的平面视图。图5A 为光罩用于第1金属层,与图4A相对应。图5B 为光罩用于该岛/金属光罩,其与图4B所示之结构相对应。图5C 为该光罩布局用于该第2金属层,其对应图4C之横剖面视图。图5D 显示一光罩布局用于该钝态层,其对应图4D之横剖面视图。图5E 显示一光罩布局用于该ITO电极,与该图4E之横剖面对应。图6 显示本发明之薄膜电晶体电性与该氧电浆开启时间之间的关系曲线图。图7 显示未完全乾灰化制程之习用薄膜电晶体与本发明以完全乾灰化制程之岛金属光罩薄膜电晶体间之比较图。图8 显示习用制程与本发明之岛金属光罩制程所制造的氢化非晶矽薄膜电晶体的转换曲线。图9 显示以完全乾灰化制程所制造之习用薄膜电晶体之退火过程。图10 显示以完全乾灰化制程所制造的本发明岛金属光罩结构薄膜电晶体之退火过程。