| 主权项 |
1.一种在一半导体基板中形成一深沟环之方法,该方法包括下列步骤:在该半导体基板中形成一具有渠沟侧壁的深沟;在该渠沟侧壁上保角形成一氧化障壁层;使用一光致抗蚀剂填满该渠沟;去除该渠沟中的该光致抗蚀剂至预先决定深度;去除该渠沟中的该氧化障壁层至预先决定深度,以暴露该渠沟侧壁;去除该渠沟中剩余的光致抗蚀剂;在已暴露渠沟侧壁上形成一矽材料层至该预先决定深度;在该矽材料层上形成一电介质层至该预先决定深度,以形成一环形;以及去除该渠沟中剩余的氧化障壁层。2.如申请专利范围第1项之方法,该方法进一步包括下列步骤:在该渠沟内形成一埋入板电极;在该渠沟内形成一电介质节点;以及使用多晶矽填满该渠沟。3.如申请专利范围第1项之方法,其中系藉由蚀刻法来形成该渠沟。4.如申请专利范围第1项之方法,其中该氧化障壁层是氮化物障壁层。5.如申请专利范围第1项之方法,其中该矽材料层是磊晶矽层。6.如申请专利范围第1项之方法,其中该电介质环系藉由氧化该矽材料层所形成。7.一种在一半导体基板中形成一深沟环之方法,该方法包括下列步骤:在该半导体基板中形成一具有渠沟侧壁的深沟;在该渠沟侧壁上保角形成一矽材料层;在该矽材料层上保角形成一氧化障壁层;使用一光致抗蚀剂填满该渠沟;去除该光致抗蚀剂至预先决定深度;去除该渠沟中的该氧化障壁层至预先决定深度;去除该渠沟中剩余的光致抗蚀剂;在该矽材料层上形成一电介质层至该预先决定深度,以形成一环形;以及去除剩余的氧化障壁层。8.如申请专利范围第7项之方法,该方法进一步包括下列步骤:在该渠沟内形成一埋入板电极;在该渠沟内形成一电介质节点;以及使用多晶矽填满该渠沟。9.如申请专利范围第7项之方法,其中系藉由蚀刻法来形成该渠沟。10.如申请专利范围第7项之方法,其中该矽材料层是非结晶。11.如申请专利范围第7项之方法,其中该矽材料层是多晶矽。12.如申请专利范围第7项之方法,其中该矽材料层是磊晶矽。13.如申请专利范围第7项之方法,其中该矽材料层是未掺杂型。14.如申请专利范围第7项之方法,其中该矽材料层是微量P掺杂型。15.如申请专利范围第7项之方法,其中该氧化障壁层是氮化矽层。16.如申请专利范围第7项之方法,其中该电介质环系藉由氧化该矽材料层所形成。图式简单说明:图1显示本案一第一实施例中在半导体基板14中形成具有渠沟侧壁15的渠沟10以及形成表面垫12。图2显示在该第一实施例中,氧化障壁层16系保角形成于渠沟侧壁15之上。图3显示在该第一实施例中,用光致抗蚀剂18填满渠沟10,然后应用乾式各向同性蚀刻去除渠沟10中的光致抗蚀剂18至预先决定深度17。图4显示在该第一实施例中,位于渠沟10上半部之未被光致抗蚀剂18覆盖的氧化障壁层16被去除。图5显示在该第一实施例中,去除渠沟10中剩余的光致抗蚀剂18,并且在已暴露渠沟侧壁15上选择性形成矽材料层20。图6显示在该第一实施例中,在矽材料层20上形成成电介质环22。图7显示在该第一实施例中,藉由各向同性蚀刻来去除渠沟10中剩余的氧化障壁层16,以暴露渠沟侧壁15。图8显示在该第一实施例中,已暴露渠沟侧壁15.电介质环22及表面垫12上保角形成掺杂物来源层24。图9显示在该第一实施例中,掺杂物层24向外扩散至半导体基板14中,形成埋入极板电极26。图10显示在第一实施例中,在渠沟侧壁15.电介质环22及表面垫12的表面23上形成节点电介质28。图11显示在第一实施例中,使用掺杂型多晶矽30来填满渠沟10以完成DT电容器。图12显示本案一第二实施例中在半导体基板14中形成具有渠沟侧壁15的渠沟10以及形成表面垫12。图13显示在该第二实施例中,矽材料层32系保角形成于渠沟侧壁15之上。图14显示在该第二实施例中,在渠沟10中的矽材料层32上保角形成氧化障壁层34。图15显示在该第二实施例中,用光致抗蚀剂18填满渠沟10,然后去除渠沟10中的光致抗蚀剂18至预先决定深度36。图16显示在该第二实施例中,使用各向同性蚀刻来去除剩余的氧化障壁层34。图17显示在该第二实施例中,去除渠沟10中剩余的光致抗蚀剂18。图18显示在该第二实施例中,氧化矽材料层32的已暴露部份以形成电介质环38。图19显示在该第二实施例中,选择性去除渠沟10中剩余的氧化障壁层34及矽材料层32。图20显示在该第二实施例中,于已暴露矽渠沟侧壁15上发生掺杂物层24向外扩散,而形成埋入极板电极26,然后去除掺杂物来源层24。图21显示在该第二实施例中,在渠沟侧壁15上形成节点电介质28。图22显示在该第二实施例中,使用可形成内部电极的掺杂型多晶矽30来填满渠沟10以形成DT电容器。图23显示传统DRAM单元的详细剖面图。 |
