| 主权项 |
1.一种浅沟渠隔离区之形成方法,该方法至少包括下列步骤:形成一垫氧化矽层于一半导体基底上;形成一氮化矽层于该垫氧化矽层上;除去部份该垫氧化矽层、部份该氮化矽层以及部份该半导体基底,以形成一沟渠于该半导体基底中而暴露出部份该半导体基底;填充第一填充材质于该渠沟之中以及该氮化矽层之上,其中该第一填充材质之填充方法系利用第一重高密度电浆制程,而该第一重高密度电浆制程之沈积/溅镀率介于15-20之间;填充第二填充材质于该渠沟之中以及该第一填充材质之上,其中该第二填充材质之填充方法系利用第二重高密度电浆制程,而该第二重高密度电浆制程之沈积/溅镀率介于3.5-4.5之间;填充第三填充材质于该渠沟之中以及该第二填充材质之上,其中该第三填充材质之填充方法系利用第三重高密度电浆制程,而该第三重高密度电浆制程之沈积/溅镀率介于4.5-6之间,以形成用以绝缘的浅沟渠式隔离区域于该半导体基底中。2.如申请专利范围第1项之方法,其中上述第一填充材质包含氧化物。3.如申请专利范围第1项之方法,其中上述第二填充材质包含氧化物。4.如申请专利范围第1项之方法,其中上述第三填充材质包含氩。5.如申请专利范围第1项之方法,其中上述第一重高密度电浆制程之溅镀物为氧气、偏压功率介于900-1500瓦特之间、制程时间介于10-15秒之间。6.如申请专利范围第5项之方法,其中上述第一重高密度电浆制程之沈积/溅镀率若为17,则制程时间约为12.5秒。7.如申请专利范围第1项之方法,其中上述第二重高密度电浆制程之溅镀物为氧离子、偏压功率介于2500-3500瓦特之间、制程时间介于10-17秒之间。8.如申请专利范围第7项之方法,其中上述第二重高密度电浆制程之沈积/溅镀率若为4.1,则制程时间约为15秒。9.如申请专利范围第1项之方法,其中上述第三重高密度电浆制程之溅镀物为氩离子、偏压功率介于2500-3500瓦特之间、制程时间介于85-150秒之间。10.如申请专利范围第9项之方法,其中上述第二重高密度电浆制程之沈积/溅镀率若为4.5,则制程时间约为95秒。11.如申请专利范围第1项之方法,其中上述方法在形成该沟渠后且填充该第一填充材质于该渠沟中前,更包含回蚀部份该氮化矽层之步骤。12.一种浅沟渠隔离区之形成方法,该方法至少包括下列步骤:形成一垫氧化矽层于一半导体基底上;形成一氮化矽层于该垫氧化矽层上;除去部份该垫氧化矽层、部份该氮化矽层以及部份该半导体基底,以形成一沟渠于该半导体基底中而暴露出部份该半导体基底;回蚀部份该氮化矽层;填充第一填充材质于该渠沟之中以及该氮化矽层之上,其中该第一填充材质之填充方法系利用第一重高密度电浆制程,而该第一重高密度电浆制程之条件为沈积/溅镀率介于15-20之间、溅镀物为氧气、偏压功率介于900-1500瓦特之间、制程时间介于10-15秒之间;填充第二填充材质于该渠沟之中以及该第一填充材质之上,其中该第二填充材质之填充方法系利用第二重高密度电浆制程,而该第二重高密度电浆制程之条件为沈积/溅镀率介于3.5-4.5之间、溅镀物为氧离子、偏压功率介于2500-3500瓦特之间、制程时间介于10-17秒之间;填充第三填充材质于该渠沟之中以及该第二填充材质之上,其中该第三填充材质之填充方法系利用第三重高密度电浆制程,而该第三重高密度电浆制程之条件为沈积/溅镀率介于4.5-6之间、溅镀物为氩离子、偏压功率介于2500-3500瓦特之间、制程时间介于85-150秒之间,以形成用以绝缘的浅沟渠式隔离区域于该半导体基底中。13.如申请专利范围第12项之方法,其中上述第一重高密度电浆制程之沈积/溅镀率若为17,则制程时间约为12.5秒。14.如申请专利范围第12项之方法,其中上述第二重高密度电浆制程之沈积/溅镀率若为4.1,则制程时间约为15秒。15.如申请专利范围第12项之方法,其中上述第二重高密度电浆制程之沈积/溅镀率若为4.5,则制程时间约为95秒。图式简单说明:图一为半导体晶片之截面图,显示根据传统发明之一实施例在半导体基底上依序形成垫氧化矽层、氮化矽层,然后利用微影蚀刻法,形成沟渠于半导体基底的步骤;图二A-图二C为半导体晶片之截面图,显示根据传统发明之一实施例,利用沈积/溅镀率等于4.5.溅镀气体为氩的高密度电浆法,分别施行12秒、24秒、40秒之渠沟填充,所制作出的浅沟渠式隔离区域之步骤;图三为半导体晶片之截面图,显示根据传统发明之一实施例,利用沈积/溅镀率小于4.5.溅镀气体为氩的高密度电浆法,施行110秒之渠沟填充,所制作出的浅沟渠式隔离区域之步骤;图四为半导体晶片之截面图,显示根据本发明之一实施例在半导体基底上依序形成垫氧化矽层、氮化矽层,然后利用微影蚀刻法,形成沟渠于半导体基底的步骤;图五为半导体晶片之截面图,显示根据本发明之一实施例,利用第一重高密度电浆制程来将第一填充材质填充于渠沟中及氮化矽层上之步骤;图六为半导体晶片之截面图,显示根据本发明之一实施例,利用第二重高密度电浆制程来将第二填充材质填充于渠沟中及第一填充材质上之步骤;图七为半导体晶片之截面图,显示根据本发明之一实施例,利用第三重高密度电浆制程来将第三填充材质填充于渠沟中及第二填充材质上之步骤。 |
