| 主权项 |
1.一种时序电路,特征在于其系于控制电源电路的起动顺序之时序电路中具有,检测将记忆单元之电容器或位元线予以充电之第1电源电压的电位之第1电路,和在第1电源电压的电位达到第1预定电位之间,将用以重设字线之第2电源电压箝位于第2预定电位之第2电路,和在第1电源电压达到第1预定电位后,解除箝位以使前述第2电源电压生成之第3电路。2.如申请专利范围第1项之时序电路,特征在于前述第3电路系于第2电源电压向上扬起后,将前述第1电路予以不活性化。3.一种半导体装置,特征为其系于具有在非选择时被重设成负电位之字线的半导体装置中,具备有电源起动时,直到供应给记忆单元之预定的电源电压达到预定电位为止,将字线箝位于预定电位之时序电路。4.如申请专利范围第3项之半导体装置,特征在于前述时序电路于前述预定的电源电压达到预定的电位之后,起动生成前述负电位的电路而重设前述字线。5.如申请专利范围第3或第4项之半导体装置,特征在于前述半导体装置具备检出电路以检测供应给记忆单元之前述预定的电源电压之电位,且前述时序电号于前述预定的电源电压达到预定的电位后,将前述检出电路予以不活性化。6.如申请专利范围第3项之半导体装置,特征在于供应给记忆单元之前述预定的电源电压包含有,将记忆单元的电容器予以充电之第1电源电压,和,将连接到记忆单元之位元线予以充电的第2电源电压。7.如申请专利范围第6项之半导体装置,特征在于前述半导体装置具备检测前述第1及第2电源电压的电位之检出电路,且前述时序电路在前述第1及第2电源电压的任一者达到各自的预定电位后,起动生成前述负电位之电路而重设前述字线。图式简单说明:第1图为控制电源电路之起动的时序电路之一例的构成图。第2图系就字线与位元线及窝眼盘的电容结合之一例做说明的图式。第3图系就电源起动时,负电源电位Vnn、位元线电源电位Vb1.窝眼盘电源电位Vcp的电位变化之一例做说明的图式。第4图为字线驱动电路之一例的图式。第5图为本发明之时序电路的一个实施例之构成图。第6图为本发明的时序电路之一例的时序图。第7图为Vii电位检出部之一例的构成图。第8图为时序发生器之一例的构成图。第9图为Vnn箝位部之一例的构成图。第10图为Vb1/Vcp生成部及Vb1/Vcp电位检出部之一例的构成图。第11图为本发明之时序电路的其他实施例之构成图。第12图为采用本发明之时序电路的一个实施例之半导体装置。 |
