| 主权项 |
1.一种基板式半导体装置封装方法,其适用于封装一基板式半导体装置;该基板式半导体装置包括一基板、至少一半导体晶片安置于该基板、以及至少一电性绝缘层形成于该基板之一表面上;此基板式半导体装置封装方法包含以下步骤:(1)预制一模具组,其具有一预定之模穴;(2)形成一延伸之空洞部分于该电性绝缘层中之一特定位置上;该特定位置为该基板式半导体装置于固定于该模具组中之定位时,该电性绝缘层、该模具组的实体部分、与该模具组之模穴三者之间的交会之处;且该空洞部分具有一预定之高度和宽度;(3)将该基板式半导体装置固定于该模具组之模穴中;其中该空洞部分便于该基板与该模具组的实体部分之间作用为一狭窄化之流体通道;以及(4)将一胶质封装材料注入至该模具组的模穴之中,藉以形成一封装胶体,用以包覆该基板式半导体装置;其中该胶质封装材料于流入至该空洞部分所定义之狭窄化流体通道时,其流速将受到减缓而不易溢流至该电性绝缘层与该模具组之间的压合间隙之中,因此而防止溢胶现象。2.如申请专利范围第1项所述之基板式半导体装置封装方法,其中于步骤(2)中,该电性绝缘层中的空洞部分的高度介于0.01mm与0.05mm之间,而宽度则为介于0.4mm与1.2 mm之间。3.如申请专利范围第2项所述之基板式半导体装置封装方法,其中该电性绝缘层中的空洞部分的高度为0.03mm,宽度为0.6mm。4.如申请专利范围第1项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一单晶片焊线型。5.如申请专利范围第1项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一堆叠双晶片焊线型。6.如申请专利范围第1项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一覆晶型。7.如申请专利范围第1项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一球栅阵列型。8.一种基板式半导体装置封装方法,其适用于封装一基板式半导体装置;该基板式半导体装置包括一基板、至少一半导体晶片安置于该基板的顶部表面上、以及一电性绝缘层形成于该基板之底部表面上;此基板式半导体装置封装方法包含以下步骤:(1)预制一模具组,其具有一预定之模穴;(2)形成一延伸之阶梯状空洞部分于该电性绝缘层之周围边缘上;且该阶梯状空洞部分具有一预定之高度和宽度;(3)将该基板式半导体装置固定于该模具组之模穴中;其中该阶梯状空洞部分便于该基板与该模具组之间作用为一狭窄化之流体通道;以及(4)将一胶质封装材料注入至该模具组的模穴之中,藉以形成一封装胶体,用以包覆该基板式半导体装置;其中该胶质封装材料于流入至该阶梯状空洞部分所定义之狭窄化流体通道时,其流速将受到减缓而不易溢流至该电性绝缘层与该模具组二者之间的压合间隙之中,因此而防止溢胶现象。9.如申请专利范围第8项所述之基板式半导体装置封装方法,其中于步骤(2)中,该阶梯状空洞部分的高度介于0.01mm与0.05mm之间,而宽度则为介于0.4mm与1.2mm之间。10.如申请专利范围第9项所述之基板式半导体装置封装方法,其中该阶梯状空洞部分的高度为0.03mm,宽度为0.6mm。11.如申请专利范围第8项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一单晶片焊线型。12.如申请专利范围第8项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一堆叠双晶片焊线型。13.如申请专利范围第8项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一覆晶型。14.一种基板式半导体装置封装方法,其适用于封装一基板式半导体装置;该基板式半导体装置包括一基板、至少一电性绝缘层形成于该基板之顶部表面上、以及至少一半导体晶片安置于该电性绝缘层上;此基板式半导体装置封装方法包含以下步骤:(1)预制一模具组,其具有一预定之模穴;(2)形成一延伸之沟槽状空洞部分于该电性绝缘层中之一特定位置上;该特定位置为该基板式半导体装置于固定于该模具组中之定位时,该电性绝缘层、该模具组的实体部分、与该模具组之模穴三者之间的交会之处;且该沟槽状空洞部分具有一预定之高度和宽度;(3)将该基板式半导体装置固定于该模具组之模穴中;其中该沟槽状空洞部分便于该基板与该模具组的实体部分之间作用为一狭窄化之流体通道;以及(4)将一胶质封装材料注入至该模具组的模穴之中,藉以形成一封装胶体,用以包覆该基板式半导体装置;其中该胶质封装材料于流入至该沟槽状空洞部分所定义之狭窄化流体通道时,其流速将受到减缓而不易溢流至该电性绝缘层与该模具组二者之间的压合间隙之中,因此而防止溢胶现象。15.如申请专利范围第14项所述之基板式半导体装置封装方法,其中于步骤(2)中,该沟槽状空洞部分的高度介于0.01mm与0.05mm之间,而宽度则为介于0.4mm与1.2mm之间。16.如申请专利范围第15项所述之基板式半导体装置封装方法,其中该沟槽状空洞部分的高度为0.01mm,宽度为0.6mm。17.如申请专利范围第14项所述之基板式半导体装置封装方法,其中该基板式半导体装置为一球栅阵列型。图式简单说明:第1A至1C图(习知技术)为剖面结构示意图,其中显示一习知之单晶片焊线型基板式半导体装置封装方法;第2A至2B图(习知技术)为剖面结构示意图,其中显示一习知之堆叠双晶片焊线型基板式半导体装置封装方法;第3A至3B图(习知技术)为剖面结构示意图,其中显示一习知之覆晶型半导体装置封装方法;第4A至4C图(习知技术)为剖面结构示意图,其中显示一习知之球栅阵列型半导体装置封装方法;第5A至5C图为剖面结构示意图,其中显示本发明之基板式半导体装置封装方法的第一实施例;第6A至6B图为剖面结构示意图,其中显示本发明之基板式半导体装置封装方法的第二实施例;第7A至7B图为剖面结构示意图,其中显示本发明之基板式半导体装置封装方法的第三实施例;第8A至8C图为剖面结构示意图,其中显示本发明之基板式半导体装置封装方法的第四实施例。 |
