| 主权项 |
1.一种半导体积体电路装置,其具有数个内部电路,其系分别处理信号;数个信号线,其系分别连接上述各内部电路;第一电压线,其系供应第一电压;及第二电压线,其系供应第二电压;其包含:第一保护电路,其系连接在上述各内部电路之上述信号线与上述第一电压线之间,于静电破坏保护时,电流自上述第一电压线流向上述信号线;第二保护电路,其系连接在上述各内部电路之上述信号线与上述第二电压线之间,于静电破坏保护时,电流自上述信号线流向上述第二电压线;第三保护电路,其系连接在上述各内部电路之上述信号线与上述第一电压线之间,于静电破坏保护时,电流自上述信号线流向上述第一电压线;及第四保护电路,其系连接在上述各内部电路之上述信号线与上述第二电压线之间,于静电破坏保护时,电流自上述第二电压线流向上述信号线。2.如申请专利范围第1项之半导体积体电路装置,其中上述第一保护电路、上述第二保护电路、上述第三保护电路及上述第四保护电路分别于上述内部电路操作时不流入电流。3.如申请专利范围第2项之半导体积体电路装置,其中上述第一保护电路、上述第二保护电路、上述第三保护电路及上述第四保护电路中的任何一条保护电路具有相互串联的数个二极体。4.如申请专利范围第3项之半导体积体电路装置,其中上述第三保护电路及上述第四保护电路分别具有相互串联的数个二极体。5.如申请专利范围第3项之半导体积体电路装置,其中上述第一保护电路及上述第二保护电路具有以表面击穿形成的耐压保护电路及以源极电路电晶体形成的耐压保护电路。6.如申请专利范围第5项之半导体积体电路装置,其中上述第一保护电路及上述第二保护电路具有耐压保护电路及与二极体串联之保护电路。7.如申请专利范围第1项之半导体积体电路装置,其中上述内部电路中的第一内部电路为高频电路,上述内部电路中的第二内部电路为低频电路。8.如申请专利范围第7项之半导体积体电路装置,其中连接有上述高频电路之信号线的上述第三保护电路及上述第四保护电路具有串联数个二极体的电路;连接有上述低频电路之信号线的上述第三保护电路及上述第四保护电路具有一个二极体。9.如申请专利范围第3项之半导体积体电路装置,其中上述二极体系以连接有二极体之电晶体形成。10.如申请专利范围第9项之半导体积体电路装置,其中连接有上述二极体之各个电晶体系以绝缘物的隔层相互电分离。11.如申请专利范围第1项之半导体积体电路装置,其中上述半导体积体电路装置为无线电通信装置用的半导体积体电路装置。图式简单说明:图1为插入本发明一种实施形态(第一种实施形态)之半导体积体电路装置之内部电路内之保护电路的电路图。图2(A)及图2(B)为上述保护电路保护正/负静电破坏时的各电流路径图。图3为将上述保护电路插入作为内部电路之放大电路的电路图。图4为上述放大电路的特性图。图5为插入第一种实施形态之半导体积体电路装置之无线电通信装置的构成方块图。图6构成上述半导体积体电路装置之保护电路,与二极体连接的电晶体剖面图。图7为插入上述无线电通信装置之低频用内部电路内之保护电路的电路图。图8为插入本发明其他实施形态(第二种实施形态)之半导体积体电路装置之内部电路内之保护电路的电路图。图9为插入半导体积体电路装置内之无线电通信装置的构成方块图。图10为保护电路的电路图。图11为其他保护电路的电路图。图12为用于保护电路之电晶体构造的模式剖面图。图13(A)及图13(B)为用于保护电路之电晶体之静态特性与高频信号操作的特性图。图14为闸流体构造与操作原理的模式图。 |
