| 发明名称 |
System clock synchronisation using a phase-locked loop (PLL) |
| 摘要 |
|
| 申请公布号 |
GB2375934(A) |
申请公布日期 |
2002.11.27 |
| 申请号 |
GB20020000077 |
申请日期 |
2002.01.03 |
| 申请人 |
VTECH COMMUNICATIONS LTD |
发明人 |
GOODINGS CHRIS J;YOUNG MATTHEW |
| 分类号 |
H03L7/085;H03L7/091;H03L7/181;H04B7/26;H04J3/06;H04L7/033;H04M1/725;(IPC1-7):H04L7/08 |
主分类号 |
H03L7/085 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
