| 主权项 |
1.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一积层之该介电结构体中,而该第一线路结构体与该些电子元件电性连接;一保护层,配置在该第一积层上,该保护层具有至少一保护层开口,以暴露出该第一线路结构体;以及一第二积层,配置在该保护层上,该第二积层至少包括一第二线路结构体,透过该保护层开口,该第二线路结构体与该第一线路结构体电性连接,其中该第二线路结构体之路径厚度系大于该第一线路结构体之路径厚度,该第二线路结构体之路径宽度系大于该第一线路结构体之路径宽度,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,穿过该保护层,到达该第二线路结构体,再经由该第二线路结构体,穿过该保护层,到达该第一线路结构体,而传输至其他的该些电子元件。2.如申请专利范围第1项所述之晶片结构,其中该第二线路结构体之路径厚度系界于1微米到50微米之间。3.如申请专利范围第1项所述之晶片结构,其中该保护层的材质系为无机化合物。4.如申请专利范围第1项所述之晶片结构,其中该保护层的结构系选自于由氮矽化合物层、氧矽化合物层、磷矽玻璃层、该等之部份组合的复合层及该等之全部组合所组成的复合层所组成的族群中之一种结构。5.如申请专利范围第1项所述之晶片结构,其中该第二积层还具有一介电结构体,而该第二线路结构体系交错于该第二积层之该介电结构体中。6.如申请专利范围第5项所述之晶片结构,其中该第二积层之该介电结构体系为有机化合物。7.如申请专利范围第5项所述之晶片结构,其中该第二积层之该介电结构体系为高分子聚合物。8.如申请专利范围第5项所述之晶片结构,其中该第二积层之该介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。9.如申请专利范围第1项所述之晶片结构,其中该第二线路结构体包括至少一金属层及至少一插塞,该金属层与该插塞电性连接,透过该保护层开口,该插塞与该第一线路结构体电性连接,并且该插塞的截面积系大于该保护层开口的截面积。10.如申请专利范围第1项所述之晶片结构,其中该保护层开口的最大宽度系介于0.5微米到200微米之间。11.如申请专利范围第1项所述之晶片结构,其中该第二线路结构体之路径宽度系界于1微米到1公分之间。12.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一第一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一介电结构体中,而该第一线路结构体与该些电子元件电性连接,该第一介电结构体包括至少一第一介电层,该第一线路结构体系由复数个第一金属层及复数个第一插塞所构成,该些第一金属层系与至少一该第一介电层交互叠合,该些第一插塞贯穿至少一该第一介电层,使该些第一金属层相互间电性连接;一保护层,配置在该第一积层上,该保护层具有至少一保护层开口,以暴露出该第一线路结构体;以及一第二积层,配置在该保护层上,该第二积层包括一第二介电结构体及一第二线路结构体,该第二线路结构体系交错于该第二介电结构体中,透过该保护层开口,该第二线路结构体与该第一线路结构体电性连接,该第二介电结构体包括至少一第二介电层,该第二线路结构体系由至少一第二金属层及至少一第二插塞所构成,至少一该第二介电层与至少一该第二金属层交互叠合,至少一该第二插塞贯穿至少一该第二介电层,使至少一该第二金属层与暴露于该保护层外的该第一线路结构体电性连接,以及使至少二该些第二金属层相互间电性连接,二者择一,其中该第二插塞之截面积系大于该些第一插塞之截面积,该第二介电层之厚度系大于该第一介电层之厚度,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,穿过该保护层,到达该第二线结构体,再经由该第二线路结构体,穿过该保护层,到达该第一线路结构体,而传输至其他的该些电子元件。13.如申请专利范围第12项所述之晶片结构,其中该第二插塞之截面积系界于1平方微米到10,000平方微米之间。14.如申请专利范围第12项所述之晶片结构,其中该保护层的材质系为无机化合物。15.如申请专利范围第12项所述之晶片结构,其中该保护层的结构系选自于由氮矽化合物层、氧矽化合物层、磷矽玻璃层、该等之部份组合的复合层及该等之全部组合所组成的复合层所组成的族群中之一种结构。16.如申请专利范围第12项所述之晶片结构,其中该第二介电结构体系为有机化合物。17.如申请专利范围第12项所述之晶片结构,其中该第二介电结构体系为高分子聚合物。18.如申请专利范围第12项所述之晶片结构,其中该第二介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。19.如申请专利范围第12项所述之晶片结构,其中该第二插塞的截面积系大于该保护层开口的截面积。20.如申请专利范围第12项所述之晶片结构,其中该保护层开口的最大宽度系介于0.5微米到200微米之间。21.如申请专利范围第12项所述之晶片结构,其中该第二介电层之厚度系介于1微米到100微米之间。22.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一第一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一介电结构体中,该第一线路结构体与该些电子元件电性连接;一保护层,配置在该第一积层上,该保护层具有至少一保护层开口,以暴露出该第一线路结构体;以及一第二积层,配置在该保护层上,该第二积层包括一第二介电结构体及一第二线路结构体,该第二线路结构体系交错于该第二介电结构体中,透过该保护层开口,该第二线路结构体与该第一线路结构体电性连接,其中该第二介电结构体系为有机化合物,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,穿过该保护层,到达该第二线路结构体,再经由该第二线路结构体,穿过该保护层,到达该第一线路结构体,而传输至其他的该些电子元件。23.如申请专利范围第22项所述之晶片结构,其中该保护层的材质系为无机化合物。24.如申请专利范围第22项所述之晶片结构,其中该保护层的结构系选自于由氮矽化合物层、氧矽化合物层、磷矽玻璃层、该等之部份组合的复合层及该等之全部组合所组成的复合层所组成的族群中之一种结构。25.如申请专利范围第22项所述之晶片结构,其中该第二介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。26.如申请专利范围第22项所述之晶片结构,其中该第二线路结构体包括至少一金属层及至少一插塞,该金属层与该插塞电性连接,透过该保护层开口,该插塞与该第一线路结构体电性连接,并且该插塞的截面积系大于该保护层开口的截面积。27.如申请专利范围第22项所述之晶片结构,其中该保护层开口的最大宽度系介于0.5微米到200微米之间。28.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一积层之该介电结构体中,而该第一线路结构体与该些电子元件电性连接;以及一第二积层,配置在该第一积层上,该第二积层至少包括一第二线路结构体,该第二线路结构体与该第一线路结构体电性连接,其中该第二线路结构体之路径厚度系大于1微米,该第二线路结构体之路径宽度系大于1微米,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,到达该第二线路结构体,再经由该第二线路结构体,到达该第一线路结构体,而传输至其他的该些电子元件。29.如申请专利范围第28项所述之晶片结构,其中该第二线路结构体之路径厚度系界于1微米到50微米之间。30.如申请专利范围第28项所述之晶片结构,其中该第二积层还具有一介电结构体,而该第二线路结构体系交错于该第二积层之该介电结构体中。31.如申请专利范围第30项所述之晶片结构,其中该第二积层之该介电结构体系为有机化合物。32.如申请专利范围第30项所述之晶片结构,其中该第二积层之该介电结构体系为高分子聚合物。33.如申请专利范围第30项所述之晶片结构,其中该第二积层之该介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。34.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一第一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一介电结构体中,而该第一线路结构体与该些电子元件电性连接;以及一第二积层,配置在该保护层上,该第二积层包括一第二介电结构体及一第二线路结构体,该第二线路结构体系交错于该第二介电结构体中,该第二线路结构体与该第一线路结构体电性连接,该第二介电结构体包括至少一介电层,该第二线路结构体系由至少一金属层及至少一插塞所构成,至少一该介电层与至少一该金属层交互叠合,至少一该插塞贯穿至少一该介电层,使至少一该金属层与该第一线路结构体电性连接,以及使至少二该些金属层相互间电性连接,二者择一,其中该插塞之截面积系大1平方微米,该介电层之厚度系大于1微米,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,到达该第二线路结构体,再经由该第二线路结构体,到达该第一线路结构体,而传输至其他的该些电子元件。35.如申请专利范围第34项所述之晶片结构,其中该第二插塞之截面积系界于1平方微米到10,000平方微米之间。36.如申请专利范围第34项所述之晶片结构,其中该介电层之厚度系界于1微米到100微米之间。37.如申请专利范围第34项所述之晶片结构,其中该第二介电结构体系为有机化合物。38.如申请专利范围第34项所述之晶片结构,其中该第二介电结构体系为高分子聚合物。39.如申请专利范围第34项所述之晶片结构,其中该第二介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。40.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层包括一第一介电结构体及一第一线路结构体,该第一线路结构体系交错于该第一介电结构体中,该第一线路结构体与该些电子元件电性连接;以及一第二积层,配置在该第一积层上,该第二积层包括一第二介电结构体及一第二线路结构体,该第二线路结构体系交错于该第二介电结构体中,该第二线路结构体与该第一线路结构体电性连接,该第二介电结构体系由至少一第二介电层所构成,其中该第二介电层之材质系为有机化合物,而讯号的传输可以从该些电子元件之一,经由该第一线路结构体,到达该第二线路结构体,再经由该第二线路结构体,到达该第一线路结构体,而传输至其他的该些电子元件。41.如申请专利范围第40项所述之晶片结构,其中该第二介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。42.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层至少包括一线路结构体,该线路结构体与该些电子元件电性连接;以及一第二积层,配置在该第一积层上,该第二积层至少包括一电源滙流排及一介电结构体,该电源滙流排系交错于该介电结构体中,该电源滙流排与该线路结构体电性连接,其中该介电结构体之材质系为有机化合物。43.如申请专利范围第42项所述之晶片结构,其中该电源滙流排之路径厚度系界于1微米到50微米之间。44.如申请专利范围第42项所述之晶片结构,其中该电源滙流排之路径宽度系界于1微米到1公分之间。45.如申请专利范围第42项所述之晶片结构,其中该电源滙流排之路径截面积系界于1平方微米到0.5平方公厘之间。46.如申请专利范围第42项所述之晶片结构,其中该第二积层之该介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。47.如申请专利范围第42项所述之晶片结构,其中该介电结构体系由至少一介电层所构成,该介电层之厚度系介于1微米到100微米之间。48.如申请专利范围第42项所述之晶片结构,其中该电源滙流排包括至少一金属层及至少一插塞,该金属层与该插塞电性连接,而该插塞之截面积系界于1平方微米到10,000平方微米之间。49.如申请专利范围第42项所述之晶片结构,其中该电源滙流排系为平面的样式。50.一种晶片结构,包括:一基底,包括复数个电子元件,配置在该基底之表层;一第一积层,位在该基底上,该第一积层至少包括一线路结构体,该线路结构体与该些电子元件电性连接;以及一第二积层,配置在该第一积层上,该第二积层至少包括一接地滙流排及一介电结构体,该接地滙流排系交错于该介电结构体中,该接地滙流排与该线路结构体电性连接,其中该介电结构体之材质系为有机化合物。51.如申请专利范围第50项所述之晶片结构,其中该接地滙流排之路径厚度系界于1微米到50微米之间。52.如申请专利范围第50项所述之晶片结构,其中该接地滙流排之路径宽度系界于1微米到1公分之间。53.如申请专利范围第50项所述之晶片结构,其中该接地滙流排之路径截面积系界于1平方微米到0.5平方公厘之间。54.如申请专利范围第50项所述之晶片结构,其中该第二积层之该介电结构体之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。55.如申请专利范围第50项所述之晶片结构,其中该介电结构体系由至少一介电层所构成,该介电层之厚度系介于1微米到100微米之间。56.如申请专利范围第50项所述之晶片结构,其中该接地滙流排包括至少一金属层及至少一插塞,该金属层与该插塞电性连接,而该插塞之截面积系界于1平方微米到10,000平方微米之间。57.如申请专利范围第50项所述之晶片结构,其中该接地滙流排系为平面的样式。58.一种晶片结构制程,包括:提供一晶圆,该晶圆至少包括复数个电子元件及一线路结构体,该线路结构体与该些电子元件电性连接;形成一黏着层到该晶圆上,并且该黏着层与该线路结构体电性连接;形成一罩蔽层到该黏着层上,并且该罩蔽层具有至少一开口,暴露出该黏着层;形成一导电金属到该罩蔽层之该开口中,并且该导电金属系位在该黏着层上;去除该罩蔽层;以及去除暴露于外之该黏着层,而仅残留位在该导电金属下之该黏着层,并且讯号的传输可以从该些电子元件之一,经由该第一线路结构体,到达该第二线路结构体,再经由该第二线路结构体,到达该第一线路结构体,而传输至其他的该些电子元件。59.如申请专利范围第58项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径厚度系界于1微米到50微米之间。60.如申请专利范围第58项所述之晶片结构制程,其中该导电金属的路径宽度系界于1微米到1公分之间。61.如申请专利范围第58项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径截面积系界于1平方微米到0.5平方公厘之间。62.如申请专利范围第58项所述之晶片结构制程,其中在去除暴露于外之该黏着层之后,还包括形成一介电层以包覆该导电金属。63.如申请专利范围第62项所述之晶片结构制程,其中在形成该介电层包覆该导电金属之后,还形成至少一接点开口贯穿该介电层,以暴露出该导电金属。64.如申请专利范围第62项所述之晶片结构制程,其中该介电层系为有机化合物。65.如申请专利范围第62项所述之晶片结构制程,其中该介电层之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。66.如申请专利范围第62项所述之晶片结构制程,其中该介电层之厚度系介于1微米到100微米之间。67.如申请专利范围第58项所述之晶片结构制程,其中在形成该黏着层到该晶圆上之前,还形成一介电层到该晶圆上,该介电层具有至少一插塞开口,暴露出该晶圆及该线路结构体,该黏着层系形成在该介电层上、该插塞开口的侧壁上及该线路结构体上。68.如申请专利范围第67项所述之晶片结构制程,其中该插塞开口之截面积系界于1平方微米到10,000平方微米之间。69.如申请专利范围第67项所述之晶片结构制程,其中该介电层系为有机化合物。70.如申请专利范围第67项所述之晶片结构制程,其中该介电层之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。71.如申请专利范围第67项所述之晶片结构制程,其中该介电层之厚度系介于1微米到100微米之间。72.如申请专利范围第58项所述之晶片结构制程,其中该罩蔽层系为光阻。73.一种晶片结构制程,包括:提供一晶圆,该晶圆至少包括一线路结构体及一保护层,该线路结构体系配置在该晶圆的内部,而该保护层系配置在该晶圆之表层,而该保护层具有至少一保护层开口,以暴露出该线路结构体,而该保护层开口的最大宽度系介于0.5微米到20微米之间;形成一黏着层到该保护层上,并且该黏着层会与暴露于该保护层开口外的该线路结构体电性连接;形成一罩蔽层到该黏着层上,并且该罩蔽层具有至少一开口,暴露出该黏着层;形成一导电金属到该罩蔽层之该开口中,并且该导电金属系位在该黏着层上;去除该罩蔽层;以及去除暴露于外之该黏着层,而仅残留位在该导电金属下之该黏着层。74.如申请专利范围第73项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径厚度系界于1微米到50微米之间。75.如申请专利范围第73项所述之晶片结构制程,其中该导电金属的路径宽度系界于1微米到1公分之间。76.如申请专利范围第73项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径截面积系界于1平方微米到0.5平方公厘之间。77.如申请专利范围第73项所述之晶片结构制程,其中在去除暴露于外之该黏着层之后,还包括形成一介电层以包覆该导电金属。78.如申请专利范围第77项所述之晶片结构制程,其中在形成该介电层到该保护层上之后,还形成至少一接点开口贯穿该介电层,以暴露出该导电金属。79.如申请专利范围第77项所述之晶片结构制程,其中该介电层系为有机化合物。80.如申请专利范围第77项所述之晶片结构制程,其中该介电层之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。81.如申请专利范围第77项所述之晶片结构制程,其中该介电层之厚度系介于1微米到100微米之间。82.如申请专利范围第73项所述之晶片结构制程,其中该罩蔽层系为光阻。83.一种晶片结构制程,包括:提供一晶圆,该晶圆至少包括一线路结构体及一保护层,该线路结构体系配置在该晶圆的内部,该保护层系配置在该晶圆之表层,而该保护层具有至少一保护层开口,暴露出该线路结构体;形成一导电金属到该晶圆之该保护层上,并且该导电金属与暴露于该保护层外之该线路结构体电性连接;形成一罩蔽层到该导电金属上,并且该罩蔽层定义出一线路图案,使得该罩蔽层暴露出该导电金属;去除暴露于该罩蔽层外之该导电金属,而仅残留位在该罩蔽层下之该导电金属;以及去除该罩蔽层。84.如申请专利范围第83项所述之晶片结构制程,其中在形成该导电金属到该晶圆之该保护层上之前,还形成一黏着层到该晶圆之该保护层上,而该导电金属系形成在该黏着层上。85.如申请专利范围第84项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径厚度系界于1微米到50微米之间。86.如申请专利范围第84项所述之晶片结构制程,其中该导电金属与该黏着层所加总的路径截面积系界于1平方微米到0.5平方公厘之间。87.如申请专利范围第84项所述之晶片结构制程,其中在形成该黏着层到该晶圆之该保护层上之前,还形成一介电层到该保护层上,该介电层具有至少一插塞开口,而该插塞开口与该保护层开口连通,该黏着层系形成在该介电层上、该插塞开口的侧壁上及暴露于该保护层开口外的该线路结构体上。88.如申请专利范围第87项所述之晶片结构制程,其中该插塞开口的最大宽度系大于该保护层开口之最大宽度。89.如申请专利范围第87项所述之晶片结构制程,其中该插塞开口之截面积系界于1平方微米到10,000平方微米之间。90.如申请专利范围第87项所述之晶片结构制程,其中该介电层系为有机化合物。91.如申请专利范围第87项所述之晶片结构制程,其中该介电层之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。92.如申请专利范围第87项所述之晶片结构制程,其中该介电层之厚度系介于1微米到100微米之间。93.如申请专利范围第83项所述之晶片结构制程,其中该保护层开口的最大宽度系介于0.5微米到200微米之间。94.如申请专利范围第83项所述之晶片结构制程,其中该导电金属的路径宽度系界于1微米到1公分之间。95.如申请专利范围第83项所述之晶片结构制程,其中该保护层的材质系为无机化合物。96.如申请专利范围第83项所述之晶片结构制程,其中该保护层的结构系选自于由氮矽化合物层、氧矽化合物层、磷矽玻璃层、该等之部份组合的复合层及该等之全部组合所组成的复合层所组成的族群中之一种结构。97.如申请专利范围第83项所述之晶片结构制程,其中在去除该罩蔽层之后,还包括形成一介电层到该保护层上,该介电层包覆该导电金属。98.如申请专利范围第97项所述之晶片结构制程,其中在形成该介电层到该保护层上之后,还形成至少一接点开口于该介电层上,以暴露出该导电金属。99.如申请专利范围第97项所述之晶片结构制程,其中该介电层系为有机化合物。100.如申请专利范围第97项所述之晶片结构制程,其中该介电层之材质系选自于由聚醯亚胺、苯基环丁烯、聚亚芳香基醚、多孔性介电材质及弹性体所组成之族群中的一种材质。101.如申请专利范围第97项所述之晶片结构制程,其中该介电层之厚度系介于1微米到100微米之间。图式简单说明:第1图绘示为习知半导体具有内连线的晶片结构剖面示意图。第2图绘示依照本发明一较佳实施例之晶片结构的立体剖面示意图。第3图绘示依照本发明另一较佳实施例之晶片结构的剖面示意图。第4图绘示依照本发明再一较佳实施例之晶片结构的剖面示意图。第5图到第11图绘示依照本发明一较佳实施例之晶片结构制程的剖面放大示意图。第12图到第18图绘示依照本发明另一较佳实施例之晶片结构制程的剖面放大示意图。 |
