| 主权项 |
1.一种半导体装置,系具有:由绝缘性树脂所构成的密封体、露出于前述密封体的实装面之导线以及突垂导线之半导体装置,其特征为位于前述密封体之缘的前述导线以及突垂导线的外端实装面侧之缘不存在切断造成的毛边。2.如申请专利范围第1项之半导体装置,其中半导体晶片位于前述密封体内,且此半导体晶片被固定于成为前述突垂导线的突点的固定面上,前述半导体晶片之电极与前述导线系以导电性电线接续。3.如申请专利范围第2项之半导体装置,其中前述导线之被接续电线之电线接续面,与前述突点的前述固定面以及连结于此固定面之前述突垂导线之面系位于同一平面上,不露出于前述密封体的实装面测之前述突垂导线部分以及前述突点被形成为较前述导线为薄而被埋入前述密封体内。4.如申请专利范围第2项之半导体装置,其中前述导线及前述突垂导线以及前述突点不露出于前述实装面。5.如申请专利范围第2项之半导体装置,其中前述突垂导线在中途有一段屈曲,屈曲的内侧之前述突垂导线部分以及连接于此突垂导线部分的前述突点被埋入前述密封体内。6.如申请专利范围第1项之半导体装置,其中露出于前述密封体之前述导线面及前述突垂导线面上被形成镀膜。7.一种半导体装置之制造方法,系包括:将包含框部、位于前述框部内之突点,由前述框部朝前述突点延伸在先端部分支撑前述突点之复数突垂导线,及由前述框部朝前述突点延伸的复数导线之单位导线架图案纵横排列为复数格子状之矩阵型导线架的工程;及于前述突点之一面固定半导体晶片的工程,及以导电性电线接续前述半导体晶片之电极与前述导线之内端的工程,及藉由单面模制以绝缘性树脂所构成的密封体覆盖前述半导体晶片及前述电线以及前述导线内端部分,同时此单面模制时于前述密封体之实装面使前述导线或前述突垂导线露出之工程,及切断前述导线或前述突垂导线的切断工程之半导体装置之制造方法,其特征为:前述单面模制时,于前述密封体的外侧形成一个较前述密封体为厚的接触防止体,同时以前述切断工程切断除去前述接触防止体。8.如申请专利范围第7项之半导体装置之制造方法,其中前述密封体形成时,于供形成前述密封体之用的树脂注入侧的相反侧形成前述接触防止体,同时形成前述密封体时之空气排出,系由前述接触防止体形成部分,与连接前述树脂注入侧与前述接触防止体形成部分的线相交叉的前述密封体形成部分之侧面部分开始进行的。9.如申请专利范围第7项之半导体装置之制造方法,其中前述单面模制时,于模制模具的上下模间配置有弹性的薄片,同时于此薄片上重叠前述导线架,于前述薄片未重叠到的前述导线架面侧形成前述密封体。10.如申请专利范围第7项之半导体装置之制造方法,其中前述单面模制后,进行电镀,于前述矩阵型导线架的指定地点形成实装用之电镀膜。11.如申请专利范围第7项之半导体装置之制造方法,其中在前述切断工程,由前述密封体之实装面侧突出凸模使前述导线以及前述突垂导线以凹模与前述凸模切断。12.如申请专利范围第7项之半导体装置之制造方法,其中在固定前述半导体晶片之前的状态进行电镀,于前述矩阵型导线架之指定地点形成实装用之电镀膜。13.如申请专利范围第12项之半导体装置之制造方法,其中藉由前述电镀形成钯电镀膜。14.如申请专利范围第7项之半导体装置之制造方法,其中于前述矩阵型导线架之各单位导线架图案部分形成前述密封体与前述接触防止体后,于下段之矩阵型导线架之各接触防止体上以重叠上段的矩阵型导线架的方式使前述矩阵型导线架在重叠复数枚的状态下进行矩阵型导线架的系管或供给。15.一种半导体装置之制造方法,系包括:将包含框部、位于前述框部内之突点,由前述框部朝前述突点延伸在先端部分支撑前述突点之复数突垂导线,及由前述框部朝前述突点延伸的复数导线之单位导线架图案纵横排列为复数格子状之矩阵型导线架的工程;及于前述突点之一面固定半导体晶片的工程,及以导电性电线接续前述半导体晶片之电极与前述导线之内端的工程,及藉由单面模制以绝缘性树脂所构成的密封体覆盖前述半导体晶片及前述电线以及前述导线内端部分,同时此单面模制时于前述密封体之实装而使前述导线或前述突垂导线露出之工程,及切断前述导线或前述突垂导线的切断工程之半导体装置之制造方法,其特征为具有:前述单面模制时,于模制模具之上下模间配置具有弹性的薄片,同时于此薄片上重叠前述导线架之一面,在不与前述薄片重叠的前述导线架之另一面侧形成前述密封体之工程,及在前述薄片附着的状态下切断前述导线或前述突垂导线的切断工程。16.如申请专利范围第15项之半导体装置之制造方法,其中于前述单面模制前进行电镀,于前述矩阵型导线架的指定地点形成实装用之电镀膜。17.如申请专利范围第15项之半导体装置之制造方法,其中于前述矩阵型导线架之各单位导线架图案部分形成前述密封体后,在附着前述薄片的状态下重量复数枚前述矩阵型导线架,在此重叠状态下进行矩阵型导线架的保管或供给。18.如申请专利范围第15项之半导体装置之制造方法,其中切断前述导线或前述突垂导线之后,剥离黏着于前述密封体或导线等之前述薄片而制造半导体装置。19.如申请专利范围第15项之半导体装置之制造方法,其中以可以藉真空吸附保持前述密封体的状态真空吸附的气嘴来真空吸附保持前述薄片,其后使前述气嘴以远离前述密封体的方式移动,而使前述薄片由前述密封体分离。20.一种电子装置之制造方法,系以包括:将包含框部、位于前述框部内之突点,由前述框部朝前述突点延伸在先端部分支撑前述突点之复数突垂导线,及由前述框部朝前述突点延伸的复数导线之单位导线架图案纵横排列为复数格子状之矩阵型导线架的工程;及于前述突点之一面固定半导体晶片的工程,及以导电性电线接续前述半导体晶片之电极与前述导线之内端的工程,及藉由单面模制以绝缘性树脂所构成的密封体覆盖前述半导体晶片及前述电线以及前述导线内端部分,同时此单面模制时于前述密封体之实装面使前述导线或前述突垂导线露出之工程,及切断前述导线或前述突垂导线的切断工程来制造半导体装置之后,将前述半导体装置表面实装于指定的配线基板之电子装置之制造方法,其特征为:藉由前述单面模制时,于模制模具之上下模间配置具有弹性的薄片,同时于此薄片上重叠前述导线架,在前述薄片没有重叠前述导线架之面侧形成前述密封体之工程,及在前述薄片附着的状态下切断前述导线或前述突垂导线的切断工程来制造前述半导体装置,其后使前述薄片由前述密封体等分离后于前述配线基板进行表面实装。图式简单说明:第1图系本发明之一实施型态(第1实施型态)之半导体装置之制造方法,显示单面模制的导线架层层叠起的状态之一部份模式剖面图。第2图系本第1实施型态除去一部份的半导体装置的模式立体图。第3图系前述半导体装置的剖面图。第4图系前述半导体装置的底面图。第5图系前述半导体装置的实装状态之剖面图。第6图系显示制造本第1实施型态的半导体装置之制造方法之流程图。第7图系使用于本第1实施型态的半导体装置之制造方法所使用的导线架之平面图。第8图系显示前述导线架的单位导线架图案部分之平面图。第9图系于本第1实施型态的半导体装置之制造方法,在导线架固定半导体晶片的状态之平面图。第10图系沿着第9图A-A线之剖面图。第11图系沿着第9图B-B线之剖面图。第12图系于本第1实施型态之半导体装置之制造方法,将半导体晶片的电极与导线内端部分以电线连接的状态之平面图。第13图系沿着第12图C-C线之剖面图。第14图系于本第1实施型态之半导体装置之制造方法显示单面模制时之模制模其与导线架等之模式图。第15图系藉由前述单面模制所形成的封装体或接触防止体等之剖面图。第16图系藉由前述单面模制所形成的封装体等之剖面图。第17图系显示以前述单面模制之模制铸模所形成的空腔或树脂流道与导线架之相关关系之平面图。第18图系显示于前述单面模制使用的树脂薄片与封装体之关系之扩大剖面图。第19图系藉由前述单面模制而被形成封装体之导线架的平面图。第20图系藉由前述单面模制而被形成封装体的单位导线架图案部分之平面图。第21图系显示前述单位导线架图案部分的封装体等之剖面图。第22图系显示在本第1实施型态之半导体装置之制造方法所使用的切断装置的一部份之立体图。第23图系显示被组入前述切断装置之复合切断模具之模式图。第24图系于本第1实施型态之半导体装置之制造方法,显示被层叠的单面模制的导线架之一部份的模式图。第25图系于本第1实施型态之半导体装置之制造方法,显示切断的闸极硬化树脂部份以及流腔硬化树脂部分之一部份的导线架之平面图。第26图系显示切断模具之一例之模式剖面图。第27图系于本第1实施型态之半导体装置之制造方法,显示沿着切断的X方向延伸的导线部分之导线架的平面图。第28图系于本第1实施型态之半导体装置之制造方法,显示沿着切断的Y方向延伸的导线部分之导线架的平面图。第29图系于本第1实施型态之半导体装置之制造方法,显示藉由箍缩夹断之切断部分之导线架部分的平面图。第30图系由前述导线架切断分离的半导体装置之平面图。第31图系于本第1实施型态,使用导线、突点、突垂导线位于同一平面上之平坦的导线架制造之其他半导体装置之剖面图。第32图系前述其他之半导体装置之底面图。第33图系于本第1实施型态,使突垂导线在中途较高使突点浮起之导线架所制造之其他半导体装置之剖面图。第34图系实装状态良好的无导线型半导体装置之部分剖面图。第35图系显示由于异物附着导致实装不良的无导线型半导体装置之部分剖面图。第36图系由于镀膜的剥离导致实装不良的无导线型半导体装置之部分剖面图。第37图系除去以本发明之其他实施型态(第2实施型态)之半导体装置之制造方法所制造之半导体装置的一部份之立体图。第38图系以本第2实施型态之制法所制造之半导体装置之剖面图。第39图系以本第2实施型态之制法所制造之半导体装置之底面图。第40图系显示本第2实施型态之制造方法之流程图。第41图系在本第2实施型态之制造方法所使用的导线架的平面图。第42图系显示前述导线架之单位导线架图案部分之背面之底面图。第43图系于本第2实施型态之制造方法,固定半导体晶片的同时,以电线接续半导体晶片的电极与导线之状态之部分平面图。第44图系显示本第2实施型态之半导体装置的制造方法之单面模制状态之模式剖面图。第45图系藉由前述单面模制而被形成封装体之导线架的平面图。第46图系藉由前述单面模制而被形成封装体的单位导线架图案部分之平面图。第47图系显示背前述单面模制之前述单位导线架图案部分的剖面图。第48图系于本第2实施型态之半导体装置之制造方法,显示被层叠的单面模制的导线架之一部份的模式图。第49图系于本第2实施型态之半导体装置之制造方法,显示被层叠的单面模制的导线架之一部份的剖面图。第50图系于本第2实施型态之半导体装置之制造方法,于突垂导线形成凹槽(notch)之单位导线架图案部分之模式平面图。第51图系于本第2实施型态之半导体装置之制造方法,显示闸极侧以及流腔侧之突垂导线与凸模及凹模的关系之模式图。第52图系显示前述闸极硬化树脂部分以及流腔硬化树之部分之切断状态之模式剖面图。第53(a)、(b)图系由藉由本第2实施型态所制造之半导体装置剥离树脂薄片的状态之模式图。第54(a)、(b)图系缺少封装体边缘之半导体装置之平面图及底面图。 |
