| 主权项 |
1.一种铁电记忆体装置,其包含: 复数之电容器元件,其形成于一半导体基板上,并 以一下部电极、一形成于该下部电极上且以一铁 电材料制成之电容器绝缘膜以及一形成于该电容 器绝缘膜上之上部电极组成; 每一该下部电极系埋于一埋入绝缘膜之中,以具有 一平面化之上表面,该下部电极之上表面对应于该 埋入绝缘膜之上表面而言系为平面化的,该下部电 极并具有一平面结构,以致从该下部电极上表面之 上之一任意位置至离此最近之末端部分之距离约 为0.6m或更少。2.如申请专利范围第1项之铁电记 忆体装置,其中一用以保护每一该下部电极之保护 膜系形成于该下部电极之侧面上。3.如申请专利 范围第1项之铁电记忆体装置,其中每一该电容器 元件具有一接触栓形成于该下部电极之下并电气 连接至该下部电极。4.如申请专利范围第3项之铁 电记忆体装置,其中一虚设记忆体单元系放置于一 记忆体单元放置区域之周边部分之内,其虚设记忆 体单元具有一虚设电容器元件,其虚设电容器元件 包含一下部电极,其下部电极不为电气动作,其记 忆体单元放置区域放置有该电容器元件;以及 一接触栓形成于该虚设电容器元件之下部电极之 下,其系连接至该虚设电容器元件之下部电极并且 具有几乎与每一该电容器元件之接触栓相同之结 构与材料。5.如申请专利范围第3项之铁电记忆体 装置,其中该接触栓之总面积相对于该记忆体单元 放置区域之面积之一比率数値约为0.3或更少。6. 如申请专利范围第1项之铁电记忆体装置,其中该 下部电极系以铂,铱,钌,一至少包含铂、铱、与钌 其中之一之合金,或者铱或钌之一氧化物所制成。 7.一种制造一铁电记忆体装置之方法,其包含: 一第一步骤,其为于一半导体基板上形成一下部电 极成形膜并且将该已成形之下部电极成形膜加以 图样化,自此以形成复数之下部电极,其每一该下 部电极具有一特定之外部大小以致于一凹陷不因 一腐蚀现象所形成; 一第二步骤,其为沉积一埋入绝缘膜于半导体基板 之整个表面上,以致于该下部电极为该埋入绝缘膜 所覆盖; 一第三步骤,其为对该埋入绝缘膜执行化学机械抛 光,直到该下部电极曝露出来; 一第四步骤,其为对该一已曝露出之下部电极与该 埋入绝缘膜执行过抛光,以使该下部电极与该埋入 绝缘膜之个别上表面平面化; 一第五步骤,其为于该已平面化之下部电极与埋入 绝缘膜之上,形成一以铁电材料制成之电容器绝缘 膜成形膜; 一第六步骤,其为形成一上部电极成形膜于该电容 器绝缘膜成形膜上; 一第七步骤,其为将该电容器绝缘膜成形膜加以图 样化,从而自此形成之电容器绝缘膜,其电容器绝 缘膜系个别对应于该下部电极;以及 一第八步骤,其为将该上部电极成形膜加以图样化 从而自此形成之上部电极,其上部电极系对应于个 别该电容器绝缘膜。8.如申请专利范围第7项之方 法,其第五步骤中该电容器绝缘膜成形膜系以旋转 涂布形成。9.如申请专利范围第7项之方法,于第一 步骤之前,进一步包含一步骤为: 一接触栓之形成步骤,其形成于该个别下部电极之 下,其接触栓利用化学机械抛光被电气连接至该下 部电极,并于其中 一接触栓系用于一不为电气动作之虚设单元,其接 触栓系放置于一记忆体单元放置区域之周边部分 之内,其记忆体单元放置区域之内放置有该接触栓 。10.如申请专利范围第7项之方法,于第一步骤与 第二步骤之间进一步包含一步骤为: 一保护膜之形成步骤,其保护膜系用以于该下部电 极之个别侧面上保护该下部电极。11.如申请专利 范围第10项之方法,其中该保护膜系以沉积一保护 膜成形膜于该半导体基板与该下部电极之整个表 面之上,并以回覆蚀刻该已沉积之保护膜成形膜之 方法而形成。12.如申请专利范围第10项之方法,其 中该保护膜系从一生成物所形成,其生成物系产生 于该下部电极成形膜之图样化之期间。13.如申请 专利范围第7项之方法,于第四步骤与第五步骤之 间进一步包含一步骤为: 执行蚀刻于该已形成之下部电极之个别上表面,其 系利用一蚀刻剂,其蚀刻剂系用于该埋入绝缘膜。 14.如申请专利范围第7项之方法,于该第一步骤中 之下部电极成形膜系以铂,铱,钌,一至少含有铂、 铱、与钌其中之一之合金,或者铱或钌之一氧化物 所制成。图式简单说明: 图1为一剖面图,其概要地显示一依据本发明第一 个具体实施例之铁电记忆体装置。 图2为一剖面图,其概要地显示该依据第一具体实 施例之铁电记忆体装置中一包含虚设单元之区域 。 图3为一图表,其显示该依据第一具体实施例之铁 电记忆体装置中一抛光周期与一利用接触栓图样 密度之腐蚀深度间之关系。 图4A至4C为剖面图,其说明一制造方法之个别程序 步骤,该制造方法系用以制造该依据第一具体实施 例之铁电记忆体装置。 图5A至5C为剖面图,其说明上述制造方法之个别程 序步骤,该制造方法系用以制造该依据第一具体实 施例之铁电记忆体装置。 图6A至6C显示该依据第一具体实施例之铁电记忆体 装置,其中图6A系为一紧随于下部电极曝露出之后 之剖面图;图6B为一对于该下部电极执行充份之过 抛光后之剖面图;而图6C为一图表,其显示当充份之 过抛光得以执行时,一凹陷之深度相对于该下部电 极平面大小之图表。 图7A与7B为平面图,其分别显示于该依据第一具体 实施例之铁电记忆体装置中之下部电极。 图8为一剖面图,其概要地显示一依据本发明第二 具体实施例之铁电记忆体装置。 图9A至9C为剖面图,其说明一制造方法之个别程序 步骤,该制造方法系用以制造该依据第二具体实施 例之铁电记忆体装置。 图10A与10B为剖面图,其说明上述制造方法之个别程 序步骤,该制造方法系用以制造该依据第二具体实 施例之铁电记忆体装置。 图11A与11B显示一传统铁电记忆体装置,其中图11A为 一剖面图,其概要地显示凹陷藉由过抛光形成于下 部电极中;而图11B为一剖面图,其概要地显示一包 含虚设单元之区域。 |
