| 主权项 |
1.一种半导体积体电路,具有控制用取样输入信号 之时钟信号之相位之功能,其特征具备: 至少一个积分装置,用于积分时钟信号连续之两个 脉冲间之期间内之输入信号之相对之电平, 至少一个检测装置,系在时钟信号相连之两个脉冲 间之期间检测出输入信号之转移,并输出与转移方 向相对应之检测信号, 至少一个开关元件,根据由至少一个检测装置所输 出之检测信号,将至少一个积分装置之输出信号倒 置,以及 相位控制信号产生装置,根据至少一个开关装置之 输出信号产生用于控制时钟信号之相位之相位控 制信号。2.如申请专利范围第1项之半导体积体电 路,其中另具备时钟信号产生装置,系依由上述相 位控制信号产生装置所产生之相位控制信号之相 位产生时钟信号。3.如申请专利范围第2项之半导 体积体电路,其中具备: 时钟信号产生装置,设m为2以上之整数,依由上述相 位控制信号产生装置所产生之相位控制信号之相 位产生M相之时钟信号, m个积分装置,用于积分M相之时钟信号连续之两个 脉冲间之期间内之输入信号之相对之电平, m个检测装置,于M相时钟信号连续之两个脉冲间之 期间中检测输入信号之转移并输出对应于转移方 向之检测信号, m个开关装置,依据上m个之检测装置所输出之检测 信号,将上述m个积分装置之输出信号分别倒置,以 及 相位控制信号产生装置,系根据上述m个开关装置 之输出信号产生用于控制时钟信号之相位之相位 控制信号。4.如申请专利范围第1项之半导体积体 电路,其中另具备可变延迟装置,系依据由上述相 位控制信号产生装置所发生之相位控制信号将被 输入之时钟信号之相位延迟。5.如申请专利范围 第4项之半导体积体电路,其中具备: 可变延迟装置,设m为2以上之整数,依由上述相位控 制信号产生装置所产生之相位控制信号使被输入 之M相时钟信号之相位延迟, M个积分装置,在M相之时钟信号连续之两个脉冲间 之期间,将输入信号之相对电平积分, M个检测装置,在M相之时钟信号连续之两个脉冲间 之期间内检测出输入信号之转移,并输出对应于转 移方向之检测信号, M个开关装置,依据由上述M个检测装置输出之检测 信号,将上述M个积分装置之输出信号分别倒置,以 及 相位控制信号产生装置,依据上述M个开关装置,产 生用于控制时钟信号之相位之相位控制信号。6. 如申请专利范围第1项之半导体积体电路,其中上 述至少一个积分装置包含放大电路与电容器,并将 输入信号之相对电平转换成充电到上述电容器之 电荷量。7.如申请专利范围第1项之半导体积体电 路,其中上述相位控制信号产生装置包含: 第2积分装置,将上述至少一个开关装置之输出信 号加以积分,以及 电平检测装置,藉由检测出上述第2积分装置之输 出信号之电平面产生用于控制时钟信号之相位之 相位控制信号。8.如申请专利范围第7项之半导体 积体电路,其中上述第2积分装置含有电容器。9.如 申请专利范围第8项之半导体积体电路,其中上述 第2积分装置含有比上述至少一积分装置电容器具 有更大电容之电容器。10.一种半导体积体电路,具 有控制用于采样含有第1输入信号与第2输入信号 之差动输入信号之时钟信号相位之功能,其特征具 备: 至少一个积分装置,在时钟信号连续之两个脉冲间 之期间内,将第1输入信号与第2输入信号之差分量 积分并将其差动信号输出, 至少一个检测装置,在时钟信号连续之两个脉冲间 之期间内,检测出第1输入信号与第2信号之差分量 之转移并输出对应于转移方向之检测信号, 至少一个开关装置,依据由上述至少一个检测装置 所输出之检测信号切换由上述至少一个积分装置 所输出之差动信号,以及 相位控制信号产生装置,根据由上述至少一个开关 装置所输出之差动信号,产生用于控制时钟信号之 相位之相位控制信号。11.如申请专利范围第10项 之半导体积体电路,其中上述至少一个积分装置包 含差动放大电路与两个电容器,并将第1输入信号 与第2输入信号之差分量转换为充电于上述两个电 容器之电荷量。12.如申请专利范围第10项之半导 体积体电路,其中上述相位控制信号产生装置包含 : 第2积分装置,用于积分由上述至少一个开关装置 输出之差动信号,以及 电平检测装置,藉由检测出由上述第2积分装置输 出之差动信号之差分量以产生用于控制时钟信号 之相位之相位控制信号。13.如申请专利范围第12 项之半导体积体电路,其中上述第2积分装置包含 两个电容器。14.如申请专利范围第13项之半导体 积体电路,其中上述第2积分装置包含两个电容器, 其各具有比上述至少一个积分装置之两个电池之 每一个为大之容量。15.一种半导体积体电路,设L 为2以上之整数,则其具有分别控制用于取样L个输 入信号之L种类之时钟信号之位相之功能,其特征 具备: L个可变延迟装置,依据L个相位控制信号分别延迟 被输入之1种时钟信号之相位,以及上述L个定时控 制电路,包含: 至少一个积分装置,为L个定时控制电路,各在时钟 信号连续之两个脉冲间之期间将输入信号之相对 电平积分,至少一个检测装置,在时钟信号连续之 两个脉冲间之期间内检测输入信号之转移,并输出 对应于转移方向之检测信号,至少一个开关装置, 依照由上述至少一个检测装置输出之检测信号,将 上述至少一个积分装置之输出信号倒置,以及相位 控制信号产生装置,根据上述至少一个开关装置之 输出信号分别在上述L个可变延迟装置中产生用于 控制时钟信号之相位之相位控制信号。图式简单 说明: 第1图为表示在差动输入信号发生大的波形偏斜或 不稳定时之最佳取样点之图。 第2图为表示在差动输入信号发生大的波形偏斜或 不稳定时,取样点由最佳位置向前错开之状态图。 第3图为表示在差动输入信号发生大的波形偏斜或 不稳定时,取样点由最佳位置向后错开之状态图。 第4图为表示本发明之第1实施形态之半导体积体 电路所包含之定时控制电路之构造图。 第5图为表示第4图中所示之第1积分电路之具体电 路例之图。 第6图为表示取样点设定于最佳位置时之输入信号 之波形与积分値之关系图。 第7图为表示取样点设定于最佳位置之前面时之输 入信号之波形与积分値之关系图。 第8图为表示取样点设定于最佳位置之后面时之输 入信号之波形与积分値之关系图。 第9图为表示第4图所示之第2积分电路之具体电路 例之图。 第10图为表示本发明之第2实施形态之半导体积体 电路中所含之定时控制电路之构成图。 第11图为表示本发明之第3实施形态之半导体积体 电路中所含定时控制电路之构造之电路图。 |
