| 主权项 |
1.一种延迟闩锁回路,其包含: 复数个相位侦测器,其每个接收一第一时脉信号及 一第二时脉信号,该第二时脉信号包含一延迟的第 一时脉信号; 每个相位侦测器包含一指定的延迟范围,用来侦测 在该范围中该第一及第二时脉信号之间的相位差; 及 一延迟线,其包含一输入及一输出,该第一时脉信 号系在该输入处接收,其中施加于该第一时脉信号 的延迟量系根据该相位侦测器的控制信号来在该 延迟线中调整。2.如申请专利范围第1项之延迟闩 锁回路,其中该复数个相位侦测器包含五个相位侦 测器。3.如申请专利范围第1项之延迟闩锁回路,其 中该指定的范围包含一延迟单位的倍数。4.如申 请专利范围第1项之延迟闩锁回路,进一步包含耦 合于该相位侦测器的一控制单元,用以接收该控制 信号,并产生一延迟线控制信号,其可致能或除能 该延迟线中的延迟元件,来调整该第二时脉信号中 的延迟。5.如申请专利范围第4项之延迟闩锁回路, 进一步包含耦合于该相位侦测器及该控制单元的 一调整控制电路,该调整控制电路用来解译来自该 控制单元的相位侦测器之控制信号,藉以决定延迟 中改变的调整大小。6.如申请专利范围第5项之延 迟闩锁回路,其中该调整大小包含至少两个各别的 大小。7.如申请专利范围第1项之延迟闩锁回路,其 中该控制信号包含一增加状态、一降低状态及一 闩锁状态之一。8.如申请专利范围第1项之延迟闩 锁回路,其中该相位侦测器之一的控制信号系用来 决定何时增加、降低或闩锁该第二时脉循环之延 迟。9.如申请专利范围第1项之延迟闩锁回路,其中 该相位侦测器包含延迟元件,其用来产生一内部时 脉信号,并与该第一时脉信号及该第二时脉信号之 一做比较,藉以决定该内部时脉信号及该第一时脉 信号与该第二时脉信号之一之间的相位差。10.如 申请专利范围第1项之延迟闩锁回路,其中相位侦 测器根据该内部时脉信号及该第一时脉信号与该 第二时脉信号之一之间的相位差来输出该控制信 号。11.一种延迟闩锁回路,其包含: 一延迟线,其包含一输入及一输出,一第一时脉信 号系在该输入处接收,而一第二时脉信号包含在该 输出处的一延迟的第一时脉信号; 至少两个相位侦测器,其每个接收一第一时脉信号 及该第二时脉信号,该相位侦测器用以决定在一指 定的相位差范围中该第一时脉信号及该第二时脉 信号之间的相位差,并根据该相位差来输出一控制 信号;及 一调整电路,其耦合于该相位侦测器的输出,用以 解译来自该相位侦测器的输出,该调整电路用来决 定是否要增加、降低或闩锁该延迟线,并决定该增 加或降低的大小,藉以降低该第一及第二时脉信号 之间的该相位差。12.如申请专利范围第11项之延 迟闩锁回路,其中该至少两个相位侦测器包含5个 相位侦测器。13.如申请专利范围第11项之延迟闩 锁回路,其中该指定的相位差范围包含一延迟单位 的倍数。14.如申请专利范围第11项之延迟闩频回 路,其中该调整电路提供一延迟线控制信号,其致 能或除能该延迟线中的延迟元件,藉以调整该第二 时脉信号中的延迟。15.如申请专利范围第14项之 延迟闩锁回路,其中该调整电路包含一耦合于该相 位侦测器的调整控制电路,该调整控制电路用来解 译来自该控制单元的相位侦测器之控制信号,藉以 决定延迟中改变的调整大小。16.如申请专利范围 第15项之延迟闩锁回路,其中该调整大小包含至少 两个各别的大小。17.如申请专利范围第11项之延 迟闩锁回路,其中该控制信号包含一增加状态、一 降低状态及一闩锁状态之一。18.如申请专利范围 第11项之延迟闩锁回路,其中该相位侦测器之一的 控制信号系用来决定何时增加、降低或闩锁该第 二时脉循环之延迟。19.如申请专利范围第11项之 延迟闩锁回路,其中该相位侦测器包含延迟元件, 其用来产生一内部时脉信号,并与该第一时脉信号 及该第二时脉信号之一做比较,藉以决定该内部时 脉信号及该第一时脉信号与该第二时脉信号之一 之间的相位差。20.如申请专利范围第11项之延迟 闩锁回路,其中相位侦测器根据该内部时脉信号及 该第一时脉信号与该第二时脉信号之一之间的相 位差来输出该控制信号。21.一种调整一延迟闩锁 回路中延迟之方法,其包含以下步骤: 提供一延迟闩锁回路,其包含复数个相位侦测器, 其每个接收一第一时脉信号及一第二时脉信号,每 个相位侦测器包含一指定的延迟范围来侦测在该 范围中该第一及第二时脉信号之间的相位差,及一 延迟线,其包含一输入及一输出,该第一时脉信号 系在该输入处接收,而该第二时脉信号包含在一延 迟的第一时脉信号; 决定每个相位侦测器的相位差; 输出来自该相位侦测器的控制信号; 决定是否要增加、降低或闩锁该延迟闩锁回路; 如果决定一增加或降低,即使用所有该相位侦测器 的该控制信号,来决定在增加或降低的延迟量;及 根据该控制信号来调整该延迟线。22.如申请专利 范围第21项之方法,进一步包含重复该步骤直到达 成一闩锁状态之步骤。23.如申请专利范围第21项 之方法,其中该指定的相位差范围包含一延迟单元 的倍数。24.如申请专利范围第21项之方法,其中要 增加或降低的该延迟量可由至少两个各别大小来 调整。25.如申请专利范围第21项之方法,其中该控 制信号包含一增加状态、一降低状态及一闩锁状 态之一。26.如申请专利范围第21项之方法,其中该 相位侦测器之一的该控制信号系用来决定何时增 加、降低或闩锁该第二时脉循环之延迟。27.如申 请专利范围第21项之方法,进一步包含由一单一时 脉循环中复数个延迟单位来调整该第二时脉循环 的该延迟之步骤。图式简单说明: 图1所示为先前技艺具有一单一相位侦测器的延迟 闩锁回路之架构图; 图2为图1的相位侦测器之时序图,所示为先前技艺 的一限制调整范围; 图3所示为根据本发明的说明具体实施例之具有数 个相位侦测器之延迟闩锁回路之架构图; 图4所示为根据本发明中案例1,2a-c及3之说明时序 图,其中已构成延迟调整来达到一锁定状态; 图5所示为根据本发明中案例1,2a-c及3之解码输出 之表格,用以达到图4的延迟调整; 图6所示为根据本发明的相位侦测器(PD-8)的架构图 ; 图7所示为根据本发明,用在图6中相关时脉信号以 决定相位偏移的时序图; 图8所示为根据本发明的相位侦测器(PD+4)的架构图 ; 图9所示为根据本发明,用在图8中相关时脉信号以 决定相位偏移的时序图。 |
