锁相检测电路

摘要

本发明提供一种用于对PLL电路的锁定检测时间和非锁定检测时间进行优化的锁相检测电路。该电路包括:计数器21和22,用于对输入至PLL电路10的鉴相器11的反馈信号和参考信号进行输入和计数;比较电路23,用于输入并比较计数器21和22的计数值,并且在当计数器21的计数值为第一数值且计数器22的计数值也为第一数值时输出处于有效状态的控制信号;计数器24,用于在当从比较电路23输出的控制信号有效时对反馈信号计数;以及确定电路25,用于在当计数器24的计数值达到第二数值时输出含有表示锁定状态的数值的输出信号。当计数器21的计数值为第一数值且计数器22的计数值不是第一数值时,比较电路23将计数器24复位。

主权项

1.一种锁相检测电路，其特征在于包括：振荡器，用于输出一输出信号；鉴相器，用于从一个输入端输入所述振荡器的所述输出信号、或者用分频器对所述输出信号进行分频而获得的信号，以作为反馈信号，并且从另一个输入端输入参考信号，对这些信号的相位进行比较以输出相位比较结果；电荷泵，用于根据从所述鉴相器输出的所述相位比较结果对电容进行充电和放电，以产生和在所述反馈信号与所述参考信号之间的相位差相对应的电压；以及滤波器，用于将与所述相位差相对应的电压修整平滑；其中，检测锁相环(PLL)电路的相位锁定状态，在所述PLL电路中，所述振荡器根据所述滤波器的输出改变其振荡频率，该锁相检测电路还包括：第一计数器，用于对输入至所述鉴相器的所述一个输入端上的所述反馈信号进行输入和计数；第二计数器，用于对输入至所述鉴相器的所述另一个输入端上的所述参考信号进行输入和计数；第三计数器，用于在当所述第一计数器的计数值与预定的第一数值一致并且所述第二计数器的计数值也与所述第一数值一致时，执行计数操作；以及确定电路，用于在当所述第三计数器的计数值与预定的第二数值一致时输出表示锁定状态的信号。