智能化、全硬件的RSA加解密处理器

摘要

一种RSA加解密处理器,采用超标量流水线方式,可一次对最多1024位待处理信息以最高64位为基本加工模块进行加/解密处理。包括:寄存器组模块,控制逻辑模块,乘/除法器及累加器模块。这种能对数据进行高速加解密处理的处理器在对速度要求较高的场合如数字签名、身份验证中特别有用。

主权项

1.一种RSA加解密处理器，采用超标量流水线方式，将待处理信息以1024位为一个数据块，并将数据块以最高64位为基本加工单元进行加/解密处理，其特征在于：所述的RSA加解密处理器包括：控制逻辑模块(1)、数据缓存模块(2)、寄存器组模块(3)以及算术逻辑模块(4)，其中，数据缓存模块(2)通过双向数据线DATA_BUS与地址总线ADDR与外部交换数据；数据缓存模块(2)通过数据线EDBBUS和RESULT与寄存器组模块(3)相连，用于与寄存器组模块(3)进行加/解密所需的数据及处理结果的交换；寄存器组模块(3)用于保存加解密处理所需的数据，以及运算过程产生的中间数据(商和余数)，经由数据线CODE，MODE，QUO，R与算术逻辑模块(4)相连；控制逻辑模块(1)与数据缓存模块(2)、寄存器组模块(3)及算术逻辑模块(4)分别相连，提供对寄存器组模块(3)进行读写所须的地址、对数据缓存模块(2)的读写操作控制信号、以及对算术逻辑模块(4)的移位控制信号。