| 发明名称 | 1024位流水式除法部件 | ||
| 摘要 | 一种除法部件,采用64位字宽除法器以流水线的方式解决超字宽1024位除法运算。包括:控制逻辑模块、寄存器组模块、选通控制模块、128/64位除法器模块及商数/余数产生模块。这种除法部件减小了电路的总门数,提高了运算的速度,在实际数据处理如加/解密运算中特别有用。 | ||
| 申请公布号 | CN1379322A | 申请公布日期 | 2002.11.13 |
| 申请号 | CN01110394.9 | 申请日期 | 2001.04.11 |
| 申请人 | 北京国芯安集成电路设计有限公司 | 发明人 | 赵云琪;饶进平 |
| 分类号 | G06F7/44 | 主分类号 | G06F7/44 |
| 代理机构 | 代理人 | ||
| 主权项 | 1.一种用64位除法器执行1024位除法运算的流水式除法部件，用于最高字宽为1024位的除法运算，所述除法部件包括控制逻辑模块(1)、寄存器组模块(2)、选通控制模块(3)、128/64位除法器模块(4)及商数/余数产生模块(5)，其特征在于：其中所述的控制逻辑模块(1)与寄存器组模块(2)相连，为运算过程中存取寄存器组模块(2)中的数据提供地址信号及读写控制信号，控制逻辑模块(1)与选通控制模块(3)相连，为数据选通提供选通控制信号，控制逻辑模块(1)还与商数/余数产生模块(5)相连，为商数/余数产生运算提供移位控制信号，寄存器组模块(2)与商数/余数产生模块(5)相连，为商数/余数产生运算提供操作数，商数/余数产生模块(5)经选通控制模块(3)后，与128/64位除法器模块(4)相连，为除法运算提供操作数，128/64位除法器模块(4)所产生的预估商和余数经商数/余数产生模块(5)作修正后，写入寄存器组模块(2)的相应单元，整个运算过程采用了流水线方式。 | ||
| 地址 | 100086北京市海淀区海淀路169号兴发大厦906室 | ||