| 发明名称 | 叠片陶瓷电子器件 | ||
| 摘要 | 提供一种高可靠性的叠片陶瓷电子器件，即使在内电极层数增加和陶瓷隔层厚度减少的情况下，也可抑制烧结过程中出现脱层或破裂现象，其突出优点在于抗热冲击的能力。这种叠片陶瓷电子器件在结构上满足以下要求：层次厚度为10um或更薄；内电极的层数为200或更多；内电极同陶瓷层的厚度比(内电极厚度/瓷层厚度)为0.10至0.40；及内电极同陶瓷元件的体积比(内电极体积/陶瓷元件体积)为0.10至0.30。 | ||
| 申请公布号 | CN1094241C | 申请公布日期 | 2002.11.13 |
| 申请号 | CN98101752.5 | 申请日期 | 1998.05.04 |
| 申请人 | 株式会社村田制作所 | 发明人 | 上野靖司;高木义一;川端和昭;大森长门 |
| 分类号 | H01G4/30;H01C7/18 | 主分类号 | H01G4/30 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 刘晓峰 |
| 主权项 | 1、一种叠片陶瓷电子器件，其结构为：在陶瓷元件中，内电极通过陶瓷隔层而相互迭置，每层所说的内电极同所说的陶瓷元件的相对侧端相互连接；所说的迭片陶瓷电子器件的特征在于：它满足下述要求：(a)所说的陶瓷隔层厚度为10um或更薄；(b)所说的内电极层数为200或更多；(c)所说内电极同所说陶瓷隔层的厚度比(内电极厚度/瓷层厚度)为0.10至0.40；及(d)所说内电极同所说陶瓷元件的体积比(内电极体积/陶瓷元件体积)为0.10至0.30。 | ||
| 地址 | 日本国京都府 | ||