| 主权项 |
1.一种半导体元件,其包括:一个基层;一个场氧化薄膜,其被形成于该基层上以便在该基层上定义出一个主动区域;一个闸绝缘薄膜,其覆盖在该主动区域上;一个闸极,其被形成于该闸绝缘薄膜上;和一对具有一个第一传导型的扩散区域,其等被形成于位在该闸极之两侧边处之该基层的主动区域中;该闸极延伸过该主动区域至该场氧化薄膜,该闸极具有一个端表面位于该场氧化薄膜上;该闸极更带有一个位在该端表面上之边壁图案,该边壁图案由该端表面向侧边延伸并且在其一端点处呈一尖点状;该基层在对应该边壁图案之一端点处更包括一个第二传导型的通道切割扩散区域。2.如申请专利第1项之半导体元件,其中该闸极之端表面面向位在该场氧化薄膜上之一相邻闸极之一对应的端表面,该相邻闸极被形成于一个横越该场氧化薄膜之相邻主动区域上,该相邻闸极之端表面上带有一个相邻之边壁图案面对着该闸极之端表面的边壁图案,该通道切割扩散区域被形成于该闸极之隔离物图案与该相邻闸极之相邻隔离物图案之间。3.如申请专利第2项之半导体元件,其更包括:一个中间层绝缘薄膜,其覆盖住该闸极与该相邻闸极,并且包括该边壁图案与该相邻边壁图案;和一个控制极连续地覆盖该住闸极与该相邻闸极,但彼此藉由该中间层绝缘薄膜所隔开。4.如申请专利第1项之半导体元件,其中该边壁图案相对于该基层的主表面具有一个倾斜表面。5.如申请专利第1项之半导体元件,其中该闸极的端表面大致上与该基层的主表面垂直地相交。6.如申请专利第1项之半导体元件,其中该闸极与该边壁图案由多晶矽所形成。7.如申请专利第1项之半导体元件,其中该边壁图案由绝缘材料所形成。8.一种半导体元件,其包括:一个基层;一个场氧化薄膜,其被形成于该基层上以便在该基层上定义出一个主动区域;一个穿隧绝缘薄膜,其覆盖在该主动区域上;一个闸结构形成于该穿隧绝缘薄膜上;和一对具有一第一传导型的扩散区域,其等被形成于位在该闸结构之两侧边之该基层的主动区域中;该闸结构包括一浮动闸极被形成于该穿隧绝缘薄膜上,一个中间层绝缘薄膜覆盖住该浮动闸极,并且一个控制极被形成于该中间层绝缘薄膜上以便将该中间层绝缘薄膜夹在该控制极与该浮动闸极之间;该浮动闸极延伸过该主动区域而至该场氧化薄膜,该浮动闸极具有一倾斜端表面位于该场氧化薄膜上,使得该倾斜端表面的底部在侧边上较该倾斜端表面的顶部突出;该基层在对应该边壁图案之一端点处更包括一个第二传导型的通道切割扩散区域。9.一种半导体元件,其包括:一个基层;一个场氧化薄膜,其被形成于该基层上以便在该基层上定义出一个主动区域;一个闸绝缘薄膜,其覆盖在该主动区域上;一个闸结构,其被形成于该闸绝缘薄膜上;和一对具有一个第一传导型的扩散区域,其等被形成于位在该闸结构之两侧边之该基层的主动区域中;该闸结构包括一个形成于该闸绝缘薄膜上之闸极以及一个形成于该闸极上之闸连接极;该闸极延伸过该主动区域而至该场氧化薄膜,该闸极具有一个端表面位于该场氧化薄膜上并且面向另一闸极之相同的端表面,而该另一闸极从被该场氧化薄膜所隔离的一个相邻主动区域延伸至该场氧化薄膜;该闸极的端表面之上带有一个边壁图案,使得该边壁图案由该端表面侧边延伸;该另一闸极之端表面之上带有另一边壁图案,使得该另一边壁图案由该端表面侧边延伸;该基层在对应位于该边壁图案之端点与该另一边壁图案之端点间的间隙处更包括一个第二传导型的通道切割扩散区域。10.如申请专利第9项之半导体元件,其中该半导体元件更包括一个与该等扩散区域中之一者连接的电容。11.一种制造一半导体元件的方法,其包括下列步骤:在一基层上形成多个场绝缘图案,使得每一该场绝缘图案在一个第一方向上延伸;在每一主动区域上形成一个穿隧绝缘薄膜,该主动区域被定义成位在该基层上并介于该多个场绝缘薄膜之间;在该基层上形成一导体层以便覆盖该多个场绝缘图案以及覆盖该主动区域的该穿隧绝缘薄膜;对该导体层做图案化而形成多个传导图案,并且每一传导图案在该第一方向上延伸而与该多个主动区域中之一者相对应,该图案化的步骤被实施而使得每一传导图案具有一个端表面位于该场氧化薄膜上并且在该第一方向上延伸,并且使得该端表面面向对应于一个横越该场氧化薄膜之相邻主动区域之另一传导图案的端表面并且有一间隙位于其间;对每一该多晶矽图案在该端表面上形成一个边壁图案而使得该边壁图案突出于该端表面;使用该多个传导图案与边壁图案当作一遮罩来做离子布植加工并经由该场氧化图案将一个第一传导型之一杂质元素导入该基层;在该基层上沈积一中间层绝缘薄膜使得该中间层绝缘薄膜覆盖该多个传导图案与该边壁图案;在该中间层绝缘薄膜上沈积一大体上厚度均匀的导体层;将该导体层、该中间层绝缘薄膜与该中间层绝缘薄膜下方的该传导图案做图案化,以便形成多个闸极结构使得每一该闸极结构在与该第一方向不同的第二方向上延伸,因此每一该闸极结构包括由该传导图案所图案化的一浮动闸极和由该导体层所图案化的一控制极,并且在该第二方向上延伸过多个该主动区域,该浮动闸极被设置与该主动区域中之一者相对应并且与其他该浮动闸极隔离;和使用该闸极结构当作遮罩来做离子布植加工而将一个第二传导型之一杂质元素导入位于该多个主动区域之每一处中的该基层,以便于该基层中形成一扩散区域。12.如申请专利第11项之方法,其中形成该边壁图案的该步骤包括沈积一导体层的步骤使得该导体层覆盖包括该端表面的该多个传导图案,并且使得该导体层填满该间隙,然后再对该导体层施以回蚀加工直到在该间隙处的该场绝缘图案露出。13.如申请专利第11项之一种方法,其中形成该边壁图案的该步骤包括沈积一绝缘层的步骤使得该绝缘层覆盖该多个包括该端表面的传导图案,并且使得该绝缘层填满该间隙,然后再对该绝缘层施以回蚀加工直到在该间隙处的该场绝缘图案露出。14.一种制造一半导体元件的方法,其包括下列步骤:在一基层上形成多个场绝缘图案使得每一该场绝缘图案在第一方向上延伸;在每一主动区域上形成一穿隧绝缘薄膜,该主动区域被定义成位在基层上并介于该多个场绝缘薄膜之间;在该基层上形成一导体层以便覆盖该多个场绝缘图案与覆盖该主动区域的该穿隧绝缘薄膜;对该导体层做图案化而形成多个传导图案,并且每一传导图案在第一方向上延伸而与该多个主动区域的其中之一相对应,该图案化的步骤被实施使得每一传导图案有一端表面位于该场氧化薄膜上并且在该第一方向上延伸,并且使得该端表面面向对应于横越该场氧化薄膜之相邻主动区域之另一传导图案的端表面并且有一间隙位于其间;使用该多个传导图案当作一遮罩来做离子布植加工并经由该场氧化图案将一个第一传导型之一杂质元素导入该基层;在该基层上沈积一中间层绝缘薄膜使得该中间层绝缘薄膜覆盖该多个传导图案与该边壁图案;在该中间层绝缘薄膜上沈积一大体上厚度均匀的导体层;将该导体层、该中间层绝缘薄膜与该中间层绝缘薄膜下方的该传导图案做图案化,以便形成多个闸极结构使得每一该闸极结构在与该第一方向不同的第二方向上延伸,因此每一该闸极结构包括由该传导图案所图案化的一浮动闸极和由该导体层所图案化的一控制极并且在该第二方向上延伸过多个该主动区域,该浮动闸极被设置与该主动区域其中之一相对应并且与其他该浮动闸极隔离;和使用该闸极结构当作遮罩来做离子布植加工而将第二传导型的一杂质元素导入位于该多个主动区域之每一处中的该基层,以便于该基层中形成一扩散区域;对该导体层做图案化以形成该多个传导性图案的该步骤被实施,而使得在该多个传导图案的每一处中该边缘表面有一底部较顶部突出。15.一种制造一半导体元件的方法,其包括下列步骤:在一基层上形成多个场绝缘图案使得每一该场绝缘图案在第一方向上延伸;在每一主动区域上形成一穿隧绝缘薄膜,该主动区域被定义成位在该基层上并介于该多个之场绝缘薄膜之间;在该基层上形成一导体层以便覆盖该多个场绝缘图案与覆盖该主动区域的该穿隧绝缘薄膜;对该导体层做图案化而形成多个传导图案,并且每一传导图案在第一方向上延伸而与该多个主动区域的其中之一相对应,该图案化的步骤被实施使得每一传导图案有一端表面位于该场氧化薄膜上并且在该第一方向上延伸,并且使得该端表面面向对应于横越该场氧化薄膜之相邻主动区域之另一传导图案的端表面并且有一间隙位于其间;对每一该多晶矽图案在该端表面上形成一边壁图案使得该边壁图案从该端表面突出;使用该多个传导图案与边壁图案当作一遮罩来做离子布植加工并经由该场氧化图案将一个第一传导型之一杂质元素导入该基层;在该传导图案上沈积一导体层俾能以一大体上均匀的厚度覆盖该传导图案;将该导体层与该导体层下方的该传导图案做图案化,以便形成多个闸极结构使得每一该闸极结构在与该第一方向不同的第二方向上延伸,因此每一该闸极结构包括由该传导图案所图案化的一闸极和由该导体层所图案化的一闸连接极并且在该第二方向上延伸过多个该主动区域,该闸极被设置与该主动区域其中之一相对应并且与其他该闸极隔离;和使用该闸极结构当作遮罩来做离子布植加工而将第二传导型的一杂质元素导入位于该多个主动区域之每一处中的该基层,以便于该基层中形成一扩散区域。图式简单说明:第1A图至第1D图是分别表示传统快闪记忆体制造步骤的平面视图与不同的横截面视图;第2A图至第2D图是分别表示继续第1A图至第1D图制造步骤之传统快闪记忆体之制造步骤的平面视图与不同的横截面视图;第3A图至第3D图是分别表示继续第2A图至第2D图制造步骤之传统快闪记忆体之制造步骤的平面视图与不同的横截面视图;第4A图至第4D图是分别表示继续第3A图至第3D图制造步骤之传统快闪记忆体之制造步骤的平面视图与不同的横截面视图;第5A图至第5D图是分别表示如本发明第一实施例之快闪记忆体制造步骤的平面视图与不同的横截面视图;第6A图至第6D图是分别表示继续第5A图至第5D图制造步骤之第一实施例快闪记忆体之制造步骤的平面视图与不同的横截面视图;第7A图至第7D图是分别表示继续第6A图至第6D图制造步骤之第一实施例快闪记忆体之制造步骤的平面视图与不同的横截面视图;第8A图至第8D图是分别表示继续第7A图至第7D图制造步骤之第一实施例快闪记忆体之制造步骤的平面视图与不同的横截面视图;第9A图至第9D图是分别表示继续第8A图至第8D图制造步骤之第一实施例快闪记忆体之制造步骤的平面视图与不同的横截面视图;第10A图至第10D图是分别表示继续第9A图至第9D图制造步骤之第一实施例快闪记忆体之制造步骤的平面视图与不同的横截面视图;第11图显示第一实施例快闪记忆体在完成状态下的构造;第12A图与第12B图是解释形成用于本发明第一实施例之边壁图案的加工方法;第13图是解释形成用于第一实施例中当作传导图案的倾斜端表面的加工方法;第14图是表示如本发明第二实施例DRAM之制造步骤的平面视图;第15图是表示继续第14图制造步骤之第二实施例DRAM之制造步骤的平面视图;第16图是表示继续第15图制造步骤之第二实施例DRAM之制造步骤的平面视图;第17图是解释第16图之制造步骤;和第18图是表示第二实施例DRAM在完成状态下的构造。 |
