| 主权项 |
1.一种半导体封装件,系包含:一导线架,其具有复数个晶片座,俾以共同承载晶片,且该晶片座外围系环设有多数导脚,其中,各该晶片座具有一顶面及一相对之底面,使该底面系外露出形成于该导线架上之封装胶体外;以及至少一半导体晶片,系接置于该晶片座之顶面上并与该等导脚间形成电性藕接关系。2.如申请专利范围第1项之半导体封装件,其中,该导线架系以选自铜、铜合金或类似金属所组组群之一者所制成。3.如申请专利范围第1项之半导体封装件,其中,各该晶片座之面积系远小于其承载之半导体晶片面积。4.如申请专利范围第1项之半导体封装件,其中,任两相邻之该晶片座间具有可供形成该封装胶体之树脂模流充分穿越之距离,以避免气洞形成于该等晶片座间。5.如申请专利范围第1项之半导体封装件,其中,该晶片座系低于该导脚所在之平面而形成一高度差。6.如申请专利范围第1项之半导体封装件,其中,该半导体晶片系以导脚顶面黏晶方式(Lead-On-Chip,LOC)黏接至该等晶片座上。7.如申请专利范围第1项之半导体封装件,其中,该半导体封装件实施合模作业时,其晶片座底面系紧贴于用以形成该封装胶体之模具下模穴底面。8.一种导线架结构,系包含:复数个晶片座,各该晶片座系具有一顶面及一相对底面,俾使封装后该底面系暴露于外界环境中;以及复数条导脚,系环设于该晶片座外围,俾供该导线架与外部装置形成电性藕接关系。9.如申请专利范围第8项之导线架结构,其中,该晶片座系以选自铜、铜合金或类似金属所组组群之一者所制成。10.如申请专利范围第8项之导线架结构,其中,各该晶片座之面积系远小于其顶面接置之待承载晶片面积。11.如申请专利范围第8项之导线架结构,其中,任两相邻之该晶片座间具有可供形成一封装胶体之树脂模流充分穿越之距离,以避免气洞形成于该等晶片座间。12.如申请专利范围第8项之导线架结构,其中,该晶片座系低于该等导脚所在之平面而形成一高度差。图式简单说明:第1图系美国专利第5,793,108号之多晶片半导体封装件之剖面示意图;第2图系第1图之封装装置于模压制程中发生模流失衡之剖面示意图;第3图系本发明第一实施例之多晶片半导体封装件之剖面示意图;第4A至4F图系本发明之多晶片半导体封装件之整体制作流程图;第5图系本发明之多晶片半导体封装件进行模压制程中之局部立体图;第6图系本发明另一实施例之多晶片半导体封装件之剖面示意图;以及第7图系本发明之多晶片半导体封装件之下视立体示意图。 |
