| 主权项 |
1.一种实施于一矽晶片上之动态CMOS暂存器,只具有两个输入信号,一资料输入信号及一反向时脉信号,该动态CMOS暂存器包括:场效电晶体之第一CMOS PNN列,实施于该晶片之第一选定位置,各场效电晶体具有一源极、一汲极、一闸极,该第一CMOS PNN列具有:第一P通道场效电晶体,其源极连接一正滙流排电压;第一N通道场效电晶体,其汲极连接该第一P通道场效电晶体之汲极;及第二N通道场效电晶体,其汲极连接该第一N通道场效电晶体之源极,其源极接地,其闸极接收该资料输入信号;一输出闩锁,具有一输入端及一输出端,该输入端连接该第一CMOS PNN列中该第一P通道场效电晶体之汲极,该输出端则是该动态CMOS暂存器之一输出端;第一反向器,具有一输入端及一输出端,该输入端接收该反向时脉信号,该输出端连接该第一CMOS PNN列中该第一P通道场效电晶体之闸极;以及一自动计时时脉电路,具有:场效电晶体之第二CMOS PNN列,实施于该晶片之第二选定位置,各场效电晶体具有一源极、一汲极、一闸极,该第二CMOS PNN列具有:第二P通道场效电晶体,其源极连接该第一CMOS PNN列中该第一P通道场效电晶体之源极,其闸极连接该第一反向器之输出端;第三N通道场效电晶体,其汲极连接该第二P通道场效电晶体之汲极;及第四N通道场效电晶体,其源极连接该第二N通道场效电晶体之源极,其源极接地,其闸极分别接收该第一及第二P通道场效电晶体之源极;第二反向器,具有一输入端及一输出端,该输入端连接该第二CMOS PNN列中该第二P通道场效电晶体之汲极;以及一NOR闸,具有第一输入端、第二输入端、一输出端,该第一输入端连接该第一反向器之输入端,该第二输入端连接该第二反向器之输出端,该输出端分别连接该第一及第二CMOS PNN列中该第一及第三N通道场效电晶体之闸极;其中,该NOR闸输出端之一信号,即一自动计时时脉,系一正向脉冲,其周期时间等于该第三N通道场效电晶体、该第二反向器、该NOR闸之设定时间和,当该反向时脉信号由一高信号位准转换至一低信号位准。2.如申请专利范围第1项所述之动态CMOS暂存器,其中,该第二选定位置在该晶片上系紧临该第一选定位置,藉以达到该第一及第二CMOS PNN列之特性紧密配合。3.一种实施于一矽晶片上之动态CMOS暂存器,只具有两个输入信号,一资料输入信号及一反向时脉信号,该动态CMOS暂存器包括:场效电晶体之第一CMOS PNN列,实施于该晶片之第一选定位置,各场效电晶体具有一源极、一汲极、一闸极,该第一CMOS PNN列具有:第一P通道场效电晶体,其源极连接一正滙流排电压;第一N通道场效电晶体,其汲极连接该第一P通道场效电晶体之汲极;及第二N通道场效电晶体,其汲极连接该第一N通道场效电晶体之源极,其源极接地,其闸极接收该资料输入信号;场效电晶体之第二CMOS PNN列,实施于该晶片之第二选定位置,各场效电晶体具有一源极、一汲极、一闸极,该第二CMOS PNN列具有:第二P通道场效电晶体,其源极连接该第一CMOS PNN列中该第一P通道场效电晶体之源极;第三N通道场效电晶体,其汲极连接该第二P通道场效电晶体之汲极;及第四N通道场效电晶体,其源极连接该第三N通道场效电晶体之源极,其源极连接该第一CMOS PNN列中该第二N通道场效电晶体之源极;一输出闩锁,具有:第一NAND闸,具有第一输入端、第二输入端、输出端,该第一输入端连接该第一CMOS PNN列中该第一P通道场效电晶体之汲极,该输出端则是该动态CMOS暂存器之一资料输出端;及第二NAND闸,具有第一输入端、第二输入端、输出端,该第一输入端连接该第二CMOS PNN列中该第二P通道场效电晶体之汲极,该第二输入端连接该第一NAND闸之输出端,该输出端连接该第一NAND闸之第二输入端且为该动态CMOS暂存器之一反向资料输出端;第一反向器,具有一输入端及一输出端,该输入端接收该反向时脉信号,该输出端连接该反向时脉信号,该输出端则分别连接该第一及第二CMOS PNN列中该第一及第二P通道场效电晶体之闸极;第二反向器,具有一输入端及一输出端,该输入端接收该资料输入信号,该输出端连接该第二CMOS PNN列中该第四N通道场效电晶体之闸极;以及一自动计时时脉电路,具有:场效电晶体之第三CMOS PNN列,实施于该晶片之第三选定位置,各场效电晶体具有一源极、一汲极、一闸极,该第三CMOS PNN列具有:第三P通道场效电晶体,其源极连接该第一CMOS PNN列中该第一P通道场效电晶体之源极,其闸极连接该第一反向器之输出端;第五N通道场效电晶体,其汲极连接该第三P通道场效电晶体之汲极;及第六N通道场效电晶体,其源极连接该第五N通道场效电晶体之源极,其源极接地,其闸极分别接收该第一P通道场效电晶体之源极;第三反向器,具有一输入端及一输出端,该输入端连接该第三CMOS PNN列中第三P通道场效电晶体之汲极;以及一NOR闸,具有第一输入端、第二输入端、一输出端,该第一输入端连接该第一反向器之输入端,该第二输入端连接该第三反向器之输出端,该输出端分别连接该第一、第二、第三CMOS PNN列中该第一、第三、第五N通道场效电晶体之闸极;其中,该NOR闸输出端之一信号,即一自动计时时脉,系一正向脉冲,其周期时间等于该第五N通道场效电晶体、该第三反向器、该NOR闸之设定时间和,当该反向时脉信号由一高信号位准转换至一低信号位准。4.如申请专利范围第3项所述之动态CMOS暂存器,其中,该第二及第三选定位置在该晶片上系紧临该第一选定位置,藉以达到该第一、第二、第三CMOS PNN列之特性紧密配合。5.一种动态CMOS晶片,包括:复数动态CMOS暂存器,分别具有CMOS装置之一PNN列,且具有一分离之资料输入端以接收对应动态CMOS暂存器之预定资料、一预充电信号输入端、一自动计时时脉、一分离之资料输出端;以及一模拟时脉追踪电路,分别连接该些动态CMOS暂存器,其分别连接该些动态CMOS暂存器之预充电信号端及自动计时时脉输入端,藉以分别提供一共用之预充电信号及一共用之自动计时时脉信号至该些动态CMOS暂存器,该模拟时脉追踪电路包括:一第一反向器,具有一输入端及一输出端,该输入端接收一反向时脉信号,该输出端分别连接该些动态CMOS暂存器之预充电信号输入端;一自动计时时脉电路,包括:场效电晶体之一自动计时时脉CMOS PNN列,实施于该晶片上,该些场效电晶体分别具有一源极、一汲极、一闸极,该自动计时时脉CMOS PNN列具有:一P通道场效电晶体,其源极连接一正滙流排电压,其闸极连接该第一反向器之输出端;一第一N通道场效电晶体,其汲极连接该P通道之汲极;及一第二N通道场效电晶体,其汲极连接该第一N通道场效电晶体之源极,其源极接地,其闸极连接该P通道场效电晶体之源极;一第二反向器,具有一输入端及一输出端,该输入端连接该P通道场效电晶体之汲极;以及一NOR闸,具有一第一输入端、一第二输入端、一输出端,该第一输入端连接该第一反向器输入端,该第二输入端连接该第二反向器之输出端,该输出端连接该第一N通道场效电晶体之闸极及该些动态CMOS暂存器之自动计时时脉输入端;其中,该NOR闸输出端之一信号,即一自动计时时脉,系一正向脉冲,其周期时间等于该第五N通道场效电晶体、该第二反向器、该NOR闸之设定时间和,当该反向时脉信号由一高信号位准转换至一低信号位准。6.如申请专利范围第5项所述之动态CMOS晶片,其中,该自动计时时脉CMOS列在该晶片上系紧临该些动态CMOS暂存器,藉以达到该些CMOS PNN列之特性紧密配合。7.一种CMOS自动计时时脉电路,包括:一第一反向器,具有一输入端及一输出端,该输入端接收一反向时脉信号;场效电晶体之一CMOS PNN列,该些场效电晶体分别具有一源极、一汲极、一闸极,该CMOS PNN列具有:一P通道场效电晶体,其源极连接一正滙流排电压,其闸极连接该第一反向器之输出端;一第一N通道场效电晶体,其汲极连接该P通道场效电晶体之汲极;及一第二N通道场效电晶体,其汲极连接该第一N通道场效电晶体之源极,其源极接地,其闸极连接该P通道场效电晶体之源极;一第二反向器,具有一输入端及一输出端,该输入端连接该P通道场效电晶体之汲极;以及一NOR闸,具有一第一输入端、一第二输入端、一输出端,该第一输入端连接该第一反向器之输入端,该第二输入端连接该第二反向器之输出端,该输出端连接该第一N通道场效电晶体之闸极;其中,该NOR闸输出端之一信号,即一自动计时时脉,系一正向脉冲,其周期时间等于该第一N通道场效电晶体、该第二反向器、该NOR闸之设定时间和,当该反向时脉信号由一高信号位准转换至一低信号位准。图式简单说明:第1图系习知静态CMOS暂存器内部电路之示意图;第2图系时脉及反向时脉之波形,其亦显示第1图习知暂存器之主控及附属级之转换时间;第3图系本发明第一实施例动态CMOS暂存器内部电路之示意图;第4图系本发明第3及5图实施例之反向时脉及自动计时时脉信号之波形;第5图系本发明第二实施例动态CMOS暂存器之示意图;以及第6图系本发明时脉及时脉重置电路之示意图,及在相同晶片上介面复数暂存器之电路方块图。 |
