于维持输入输出埠完整性时将核心逻辑电力关闭之微控制器

摘要

一使用积体电路之电子系统包含微控制器核心逻辑(microcontroller core logic)、输入输出埠逻辑(I/O port logic)、及介面逻辑(interface logic)，其中当输入输出埠保留在微控制器核心逻辑被关闭电力前的状态，微控制器核心逻辑可被关闭电力(电源从此处移除)。当微控制器核心逻辑被关闭电力，输入输出埠逻辑在所有时间点上维持着连接到电源，以致其运作与讯号输出状态被持住。积体电路电子系统的主要功率消耗部分中断与电源连接、如电池，因而大幅地保存电池电力并且延长积体电路电子系统的可用电池运作时间。

主权项

1.一种于保持输入输出埠完整性时具有低电力待命(standby)能力之微控制器积体电器,包含:微控制器核心逻辑;输入输出埠逻辑,该输入输出埠逻辑调适成储存输出逻辑位准;在该微控制器核心逻辑与该输入输出埠逻辑间连接的介面逻辑;与一个电力开关,连接到该微控制器核心逻辑并且调适成连接到电源,该电力开关受该输入输出埠逻辑所控制;其中当此电源连接到该微控制器核心逻辑时,该微控制器核心逻辑控制该输入输出埠逻辑的输出逻辑位准,并且当此电源失去与该微控制器核心逻辑连接时,该输入输出埠逻辑的输出逻辑位准保留在电源失去与该微控制器核心逻辑连接前的状态。2.如申请专利范围第1项之微控制器积体电路,其中该电源是一个电池。3.如申请专利范围第1项之微控制器积体电路,其中该介面逻辑包含讯号隔离开关与时序输入停止电路,其中于电源中断与该微控制器核心逻辑的连接之前,逻辑讯号与从该微控制器核心逻辑到该输入输出埠逻辑的时序讯号分别地失去连接并停止。4.如申请专利范围第1项之微控制器积体电路,其中该输入输出埠的输出逻辑位准被储存在具有时序输入与资料输入的记忆体中,其中当时序输入发生逻辑位准移转时,资料被储存在该记忆体中。5.如申请专利范围第4项之微控制器积体电路,其中时序停止讯号由该微控制器核心逻辑传送给该介面逻辑,因而时序输入被停止。6.如申请专利范围第5项之微控制器积体电路,其中于时序输入停止后,该输入输出埠逻辑引发该电力开关,将该微控制器核心逻辑中断与电源的连接。7.如申请专利范围第5项之微控制器积体电路,其中当时序输入停止时,资料输入被中断连接。8.如申请专利范围第7项之微控制器积体电路,其中于时序输入被停止并且资料输入被中断连接之后,该输入输出埠逻辑引起该电力开关将电源分离与该输入输出埠逻辑的连接。9.如申请专利范围第1项之微控制器积体电路,尚包含该电力开关调适成将该微控制器核心逻辑连接到初次模式中电源的初次电压及连接到第二模式中电源的第二电压。10.如申请专利范围第9项之微控制器积体电路,其中初次电压为作业电压,并且第二电压是电源的共通或接地位准。11.如申请专利范围第9项之微控制器积体电路,其中当该电力开关是在初次模式并且被关闭时,该微控制器核心逻辑是在运作中,还有当该电力开关是在第二模式时,该微控制器核心逻辑没有从电源拉出电力。12.如申请专利范围第4项之微控制器积体电路,其中当连接到电源时,该微控制器核心逻辑执行侦测是自我测试。13.如申请专利范围第1项之微控制器积体电路,其中给该输入输出埠逻辑的外部输入讯号引发该电力开关连接电源到该微控制器核心逻辑。14.如申请专利范围第12项之微控制器积体电路,其中时序启动讯号由该微控制器核心逻辑传送,因此该时序输入被启动。15.一种于一保持输入输出埠完整性时具有低电力待命能力之微控制器积体电路中之方法,包含以下步骤:提供微控制器核心逻辑;提供输入输出埠逻辑,该输入输出埠逻辑调适成储存输出逻辑位准;提供在该微控制器核心逻辑与该输入输出埠逻辑间连接的介面逻辑;以及提供一个电力开关,连接到该微控制器核心逻辑并且调适成连接到电源,该电力开关受该输入输出埠逻辑所控制;以下列步骤当此电源连接到该微控制器核心逻辑时,以该微控制器核心逻辑控制该输入输出埠逻辑的输出逻辑位准,并且中断此电源与该微控制器核心逻辑的连接,同时该输入输出埠逻辑的输出逻辑位准维持在电源中断与该微控制器核心逻辑连接前的状态。16.如申请专利范围第15项之方法,其中中断电源与该微控制器核心逻辑的步骤包含下列步骤:在该微控制器核心逻辑中,启始电力关闭;停止该输入输出埠逻辑中记忆体暂存器的时序输入;及由中断电源连接,关闭该微控制器核心逻辑。17.如申请专利范围第16项之方法,其中在停止时序输入步骤后,进而包含中断该微控制器核心逻辑与该输入输出埠逻辑间讯号线的连接。图式简单说明:图1为根据本发明之一实施例的电子系统的示意区块图;图2为根据本发明之一实施例的关电顺序的示意逻辑流程图;及图3为根据本发明之实施例的开机顺序的示意逻辑流程图。