发明名称 Chip Stck Type Semiconductor Package With Stepped Lead
摘要 <p>본 발명은 동일한 사이즈의 칩을 적층구성한 패키지에 있어서, 리드의 적소에 단차부를 설치하고 상기 단차부와 반도체 칩의 접속패드간을 접속시키거나 상기 단차부를 연결수단으로 하여 접속부재의 점유공간을 최소화하고, 반도체 칩을 적층하거나 수평연결시 경박단소화를 실현할 수 있는 단차부가 형성된 리드를 구비한 칩 적층형 반도체 패키지를 제공한다. 본 발명의 단차부가 형성된 리드를 구비한 칩 적층형 반도체 패키지는, 적소에 두께의 차이가 있는 단차부가 형성된 리드와, 상기 리드의 일면에 부착되는 제 1 반도체 칩과, 상기 리드의 타면에 부착되는 제 2 반도체 칩과, 상기 제 1 및 제 2 반도체 칩과 리드를 전기 접속시키는 접속부재와, 상기 접속부재 및 제 1, 제 2 반도체 칩의 일부 내지 전부를 봉지하는 봉지재와, 상기 리드의 전기 신호를 외부로 인출하는 외부인출단자를 포함하되 적어도 상기 반도체 칩 중 하나는 상기 리드의 단차부에 접속되는 것을 특징으로 하는 구성으로 이루어진다.</p>
申请公布号 KR100359791(B1) 申请公布日期 2002.11.11
申请号 KR20010008702 申请日期 2001.02.21
申请人 发明人
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人
主权项
地址