静电放电保护装置

摘要

一种静电放电保护装置,包括第一N－井区与第二N－井区、第一N+掺杂区、第一P+掺杂区、第二N+掺杂区、第三N+掺杂区、第四N+掺杂区、第二P+掺杂区及一栅极区。金属硅化物层沉积于第一N+掺杂区、第二N+掺杂区、第三N+掺杂区、第四N+掺杂区第一P+掺杂区与第二P+掺杂区上。第一N+掺杂区、第四N+掺杂区与第一P+掺杂区耦接到IC芯片的接合垫,第二N+掺杂区与栅极区耦接到接地端,第二P+掺杂区是耦接到接地端。

主权项

1.一种静电放电保护装置，其耦接到一半导体IC芯片的一接合垫区，其特征在于：至少包括：一第一导电型半导体基底，其具有一表面；一第一导电型的第一井区，位于该半导体基底中；一第二导电型的第一掺杂区，其位于该半导体基底中，并且与该基底的表面相邻，该第一掺杂区与该第一井区彼此分离；一第二导电型的第二掺杂区与一第二导电型的第三掺杂区，其与该基底的表面相邻，其中该第二掺杂区与该第三掺杂区至少部分位于该第一井区中，以及该第二掺杂区更位于该第一掺杂区与该第三掺杂区之间，并且与该第一掺杂区以及该第三掺杂区彼此分离；一栅极区，其位于该基底的表面以及该第一掺杂区与该第二掺杂区之间，并且部分覆盖该第一掺杂区与该第二掺杂区；一第二导电型的第二井区，其位于该半导体基底中；一第一导电型的第四掺杂区，其位于该第二井区中，并且相邻于该基底的表面；一第一导电型的第五掺杂区，其位于该半导体基底中，其中该栅极区与该第一掺杂区是一起耦接到一接地端，该第三掺杂区与该第四掺杂区是一起耦接到该半导体IC芯片的接合垫，该第五掺杂区是耦接到该接地端的。