| 摘要 |
<p>본 발명은 적층형 캐패시터를 갖는 반도체 장치 제조 방법에 관한 것으로서, 캐패시터의 적층 높이 증가에 따라서 심화되는 RAM 셀 영역과 논리 회로 영역간의 단차를 감소시키기 위해서, RAM 셀 영역의 캐패시터를 형성할 때, 논리 회로 영역의 상부에 형성된 층간 절연막을 보존하여 그 양 영역간의 단차를 줄이고 RAM 셀 영역의 캐패시터 제조 공정시 논리 회로 영역의 다층 상호 연결 배선을 함께 제조함으로써, 캐패시터가 형성된 이후에 형성되는 층들의 패턴 형성 및 논리 회로 영역의 상호 연결 배선을 용이하게 형성할 수 있는 효과를 얻을 수 있다.</p> |
