| 主权项 |
1.一种制备半导体元件之双重金属闸极之方法,其所包含的步骤有:先在半导体的基底材质上形成具有PMOS及NMOS区域;并在此半导体基底材质上连续依次地沈积上第一闸极绝缘层及第一金属层;且在依序定义出第一金属层及第一闸极绝缘层的图案,使得第一闸极形成在PMOS区域或NMOS区域二者择一之第一区域中,而另一哑闸极则形成在相对的NMOS区域或PMOS区域二者则一之第二区域中;于第一闸极及哑闸极之每一横向侧壁上形成间隙壁;于第一闸极及哑闸极间之相邻的每一侧边的半导体基底材质中形成源极/汲极区域;于绝缘结构上沈积一层内层介电层,并完全覆盖源极/汲极区域;将内层介电层磨光修整,使得已定义好图案的第一金属层曝露出来;移除哑闸极,使得在第二区域的半导体基底材质可以部份地曝露出来;于半导体基底材质所曝露的部份及内层介电层上连续依次地沈积第二闸极绝缘层及第二金属层;将第二金属层及第二闸极绝缘层磨光修整,使内层介电层曝露出来,因此在第二区域上形成第二闸极的结构。2.一种制备半导体元件之双重金属闸极之方法,其所包含的步骤有:先在半导体的基底材质上形成具有PMOS及NMOS区域;并在此半导体基底材质上连续依次地沈积上第一闸极绝缘层、第一金属层及第一光罩层;且定义出第一光罩层的图案;利用已定义出的图形的第一光罩层作为蚀刻的阻障物经过连续的蚀刻第一金属层及第一闸极绝缘层,如此可得到分别在PMOS区域与在NMOS区域上的闸极结构;于闸极结构之每一横向侧壁上形成间隙壁;于闸极间之相邻的每一侧边的半导体基底材质中形成源极/汲极区域;于绝缘结构上沈积一层内层介电层,并完全覆盖源极/汲极区域;将内层介电层及第一光罩层磨光修整,使得已定义好图案的第一金属层曝露出来;在绝缘结构上部分地沉积上第二光罩层,使得被选定的PMOS区域或NMOS区域所曝露出来的第一金属层被覆盖住,故因此定义出第一区域;利用第二光罩层作为蚀刻的阻障物,经连续依次地蚀刻步骤即可定义出第一金属层及第一闸极绝缘层之图案,此后会使得在前一步骤中未被选定之半导体基底材质的部分曝露出,故因此定义出第二区域;于半导体基底材质曝露的部分,和内层介电层与第二光罩层上连续依次地陈基地二闸极绝缘层及第二金属层;将第二金属层,第二闸极绝缘层及第二光罩层一起磨光修整,使内层介电层曝露出来,如此即完全地形成双重金属闸极结构。3.如申请专利范围第1项或第2项所述的方法,其第一金属层为被NMOS区域所使用,故因此定义出第一区域。而相反地,第二金属层为被PMOS区域所使用,故因此定义出第二区域。4.如申请专利范围第3项所述的方法,其于NMOS区域上之第一金属层所使用的金属材质需为具有小于或等于4.2电子伏特之功函数者。5.如申请专利范围第3项所述的方法,其于PMOS区域上之第二金属层所使用的金属材质需为具有大于或等于4.8电子伏特之功函数者。6.如申请专利范围第1项或第2项所述的方法,若其第一金属为被PMOS区域所使用,则因此亦可定义出第一区域。而相反地,第二金属层为被NMOS区域所使用,则因此可定义出第二区域。7.如申请专利范围第6项所述的方法,其于NMOS区域上之第二金属层所使用的金属材质需为具有小于或等于4.2电子伏特之功函数者。8.如申请专利范围第1项或第2项所述的方法,第一金属层沉积的厚度为介于1000到3000埃的范围内。9.如申请专利范围第1项或第2项所述的方法,第一闸极绝缘层及第二闸极绝缘层所使用的材质最好为选用由氧化物,氮-氧化物及其他具有高介电常数材料所组成的族群。10.如申请专利范围第2项所述的方法,其所沉积的第一光罩层及第二光罩层的厚度均分别为介于800到1000埃的范围内。11.如申请专利范围第1项或第2项所述的方法,其所沉积的内层介电层的厚度为介于4000到6000埃的范围内。12.如申请专利范围第1项或第2项所述的方法,第一金属层及第一闸极绝缘层的蚀刻方法,可使用乾蚀刻或湿蚀刻来进行。图式简单说明:第1A图至第1E图为一传统双重金属闸极半导体元件的连续制作步骤。第2A图到第2I图为根据本发明叙述之半导体元件使用之金属层镶嵌制程技术,由其具体实施例所绘之双重金属闸极结构的连续制备步骤之图示。 |
