| 主权项 |
1.一种积体电路布局方法,应用于包含布局模组、以及布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:(1)于电路布局步骤,积体电路布局系统利用指令、程式,根据所设计出的积体电路以及电晶体的大小,将之绘成布局图案后,再进行布局调整程序;以及(2)于布局调整步骤,可对积体电路布局图案,予以调整放大、缩小,在进行调整放大、缩小时,以一连串的点坐标,来计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大或缩小距离,并经由排序之事件序列,而得出经放大、缩小后之电路布局图案的形状。2.如申请专利范围第1项所述之积体电路布局方法,其中之布局调整步骤,将所有的距离进行排序,从小排到大,并称之为事件序列,然后再取出最小的事件距离,而得出经放大、缩小后之电路布局图案的形状。3.如申请专利范围第1项或第2项所述之积体电路布局方法,其中之布局调整步骤,尚包含以下程序:(1)先输入由积体电路布局图案所构成之复杂多边形或简单多边形的坐标串列,以对电路布局进行调整,以一连串的点坐标当输入,输出也是一连串放大、缩小的多边形结果的点坐标;(2)积体电路布局系统取得点坐标输入后,系统首先计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)取出最小的事件距离,并计算出该事件发生后,经放大、缩小之多边形的新形状为何;以及(4)针对此新的多边形去计算出新的事件与距离,并如此反复处理,而当事件序列为空时,所得出之多边形的形状,即为经调整后的电路布局图案。4.如申请专利范围第1或第2项所述之积体电路布局方法,其中之布局调整步骤,尚包含以下程序:(1)先输入由积体电路布局图案所构成之复杂多边形或简单多边形的坐标串列,以对电路布局进行调整,以一连串的点坐标当输入,输出也是一连串放大、缩小的多边形结果的点坐标;(2)积体电路布局系统取得点坐标输入后,系统首先计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)取出最小的事件距离,系统取出最小的事件距离,仅针对与最小事件距离有关的区域,而区域性的改变原来输入的形状;以及(4)根据区域形状的改变,局部更新事件序列即可,待事件序列为空时,才计算整体形状,所得出之多边形的形状,即为经调整后的电路布局图案。5.一种积体电路布局方法,应用于也含布局模组、以及布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:(1)于电路布局步骤,积体电路布局系统利用指令、程式,根据所设计出的积体电路以及电晶体的大小,将之绘成布局图案后,再进行布局调整程序;(2)积体电路布局系统取得点坐标输入后,系统首先是计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,对于放大、缩小距离大于预定放大、缩小距离的事件,则该事件即予放弃,在以后的所有流程中不在列入考虑,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)确定事件序列是否为空,当事件序列为空时,进到步骤(5),若事件序列不为空,则进到步骤(4);(4)取出最小的事件距离,并计算出该事件发生后,经放大、缩小之多边形的新形状为何,并回到步骤(2);(5)不会存在边缩短消失与点边相碰的情况时,则放大、缩小所欲放大、缩小的距离;以及(6)所得出之多边形的形状,即为经调整后的电路布局图案。6.一种积体电路布局方法,应用于包含布局模组、以及布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:(1)于电路布局步骤,积体电路布局系统利用指令、程式,根据所设计出的积体电路以及电晶体的大小,将之绘成布局图案后,再进行布局调整程序;(2)积体电路布局系统取得点坐标输入后,系统首先是计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该密件的放大、缩小距离,对于放大、缩小距离大于预定放大、缩小距离的事件,则该事件即予放弃,在以后的所有流程中不在列入考虑,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)确定事件序列是否为空,当事件序列为空时,进到步骤(5),若事件序列不为空,则进到步骤(4);(4)取出最小的事件距离,仅针对与最小事件距离有关的区域,而区域性的改变原来输入的形状,并回到步骤(3);(5)不会在存在边缩短消失与点边相碰的情况时,则放大、缩小所欲放大、缩小的距离;以及(6)所得出之多边形的形状,即为经调整后的电路布局图案。7.一种积体电路布局方法,应用于包含布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:对积体电路布局图案,予以调整放大、缩小,在进行调整放大、缩小时,以一连串的点坐标,来计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大或缩小距离,并经由排序之事件序列,而得出经放大、缩小后之电路布局图案的形状。8.如申请专利范围第7项所述之积体电路布局方法,其中之布局调整步骤,将所有的距离进行排序,从小排到大,并称之为事件序列,然后再取出最小的事件距离,而得出经放大、缩小后之电路布局图案的形状。9.如申请专利范围第7项或第8项所述之积体电路布局方法,其中之布局调整步骤,尚包含以下程序:(1)先输入由积体电路布局图案所构成之复杂多边形或简单多边形的坐标串列,以对电路布局进行调整,以一连串的点坐标当输入,输出也是一连串放大、缩小的多边形结果的点坐标;(2)积体电路布局系统取得点坐标输入后,系统首先计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该密件的放大、缩小距离,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)取出最小的事件距离,并计算出该事件发生后,经放大、缩小之多边形的新形状为何;以及(4)针对此新的多边形去计算出新的事件与距离,并如此反复处理,而当事件序列为空时,所得出之多边形的形状,即为经调整后的电路布局图案。10.如申请专利范围第7项或第8项所述之积体电路布局方法,其中之布局调整步骤,尚包含以下程序:(1)先输入由积体电路布局图案所构成之复杂多边形或简单多边形的坐标串列,以对电路布局进行调整,以一连串的点坐标当输入,输出也是一连串放大、缩小的多体形结果的点坐标;(2)积体电路布局系统取得点坐标输入后,系统首先计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,将所有的距离进行排序,从小排到大,并称之为事件序列;(3)取出最小的事件距离,系统取出最小的事件距离,仅针对与最小事件距离有关的区域,而区域性的改变原来输入的形状;以及(4)根据区域形状的改变,局部更新事件序列即可,待事件序列为空时,才计算整体形状,所得出之多边形的形状,即为经调整后的电路布局图案。11.一种积体电路布局方法,应用于包含布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:(1)积体电路布局系统取得积体电路布局图案之点坐标输入后,系统首先是计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,对于放大、缩小距离大于预定放大、缩小距离的事件,则该事件即予放弃,在以后的所有流程中不在列入考虑,将所有的距离进行排序,从小排到大,并称之为事件序列;(2)确定事件序列是否为空,当事件序列为空时,进到步骤(4),若事件序列不为空,则进到步骤(3);(3)取出最小的事件距离,并计算出该事件发生后,经放大、缩小之多边形的新形状为何,并回到步骤(2);(4)不会在存在边缩短消失与点边相碰的情况时,则放大、缩小所欲放大、缩小的距离;以及(5)所得出之多边形的形状,即为经调整后的电路布局图案。12.一种积体电路布局方法,应用于包含布局调整模组之积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局方法,包含以下程序:(1)积体电路布局系统取得积体电路布局图案之点坐标输入后,系统首先是计算所有可能的边缩短消失与点边相碰的事件情形,计算出发生该事件的放大、缩小距离,对于放大、缩小距离大于预定放大、缩小距离的事件,则该事件即予放弃,在以后的所有流程中不在列入考虑,将所有的距离进行排序,从小排到大,并称之为事件序列;(2)确定事件序列是否为空,当事件序列为空时,进到步骤(4),若事件序列不为空,则进到步骤(3);(3)取出最小的事件距离,仅针对与最小事件距离有关的区域,而区域性的改变原来输入的形状,并回到步骤(2);(4)不会在存在边缩短消失与点边相碰的情况时,则放大、缩小所欲放大、缩小的距离;以及(5)所得出之多边形的形状,即为经调整后的电路布局图案。13.一种积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局系统,包含:布局调整模组,待电路布局图案展现出来后,依实际需求,来就布局图案做一放大、缩小调整,以符合所设计出之积体电路的实际需求、布局原则、元件的物理特性、以及电路尺寸限制。14.一种积体电路布局系统,能将所设计出之积体电路布局,依照实际需求、布局原则、元件的物理特性、以及电路尺寸限制,而将积体电路布局予以调整放大、缩小,此积体电路布局系统,包含:布局模组,可供使用者输入实际需求条件、指令、程式,以积体电路布局的方式,根据所设计的电路以及电晶体的大小,将之绘成电路布局图案,此些电路布局图案含有电路上所有的电晶体以及电晶体间的布线,在布局时,必须根据布局原则来绘制,将所需之积体电路以电路布局图案型式展现出来;以及布局调整模组,待电路布局图案展现出来后,依实际需求,再以布局调整模组,来就布局图案做一放大、缩小调整,以符合所设计出之积体电路的实际需求、布局原则、元件的物理特性、以及电路尺寸限制。图式简单说明:第1图为一示意图,用以显示以习知积体电路布局系统所产生的一电路布局图案;第2图为一示意图,用以显示第1图中之电路布局图案,经习知积体电路布局系统放大后的电路布局图案;第3图为一系统方块图,其中显示本发明之积体电路布局系统的基本组织架构方块图;第4(A)图为一示意图,用以说明经本发明之积体电路布局系统的布局模组,所产生的一电路布局图案;第4(B)图为一示意图,用以显示于第4(A)图中之电路布局图案,经本发明之积体电路布局系统的布局调整模组,放大调整后的电路布局图案;第5(A)图为一示意图,用以说明经本发明之积体电路布局系统的布局模组,所产生的另一电路布局图案;第5(B)图为一示意图,用以显示于第5(A)图中之电路布局图案,经本发明之积体电路布局系统的布局调整模组,缩小调整后的电路布局图案;第6(A)图为一示意图,用以说明经本发明之积体电路布局系统的布局模组,所产生的又一电路布局图案;第6(B)图为一示意图,用以显示于第6(A)图中之电路布局图案,经本发明之积体电路布局系统的布局调整模组,放大调整后的电路布局图案;第7(A)图、第7(B)图、第8(A)图及第8(B)图为示意图,用以说明如第6(B)图中之多边形,在放大过程中,短边消失的过程;第9(A)图、第9(B)图、第10(A)图及第10(B)图为示意图,用以说明一多边形在放大过程中边点相碰而导致洞消失的过程;第11(A)图至第11(B)图为示意图,用以说明一多边形在放大过程中短边消失的过程;第12图为流程图,用以显示应用本发明之积体电路布局系统以及方法,以进行电路布局图案之放大或缩小的流程步骤;以及第13图为流程图,用以显示应用本发明之积体电路布局系统以及方法,以进行电路布局图案之放大或缩小的另一流程步骤。 |
