| 主权项 |
1.一种记忆元件,包括:一半导体基底;一隧穿氧化层设于该基底上;一堆叠闸极阵列设于该隧穿氧化层上,其中该堆叠闸极包括一浮置闸极于该隧穿氧化层上、一闸极间介电层于该浮置闸极上、一控制闸极于该闸极闸介电层上;交替排列的源极∕汲极区设于该些堆叠闸极之间;一第一介电层覆于该堆叠闸极与该基底上,该第一介电层具有一源极线开口通到该源极区;一源极线将该源极线开口填满部份而与该源极区形成接触,其中该源极线系设置于该些堆叠闸极之间,且其表面高度低于该些堆叠闸极;一第二介电层覆于该源极线与该第一介电层上,该第二介电层具有一栓塞开口通至该汲极区;一汲极金属栓塞填入该栓塞开口而与该汲极形成接触;以及一金属位元线设于该第二介电层上,与该汲极金属栓塞形成接触。2.如申请专利范围第1项所述之记忆元件,其中该浮置闸极包含掺杂复晶矽。3.如申请专利范围第1项所述之记忆元件,其中该控制闸极包含掺杂复晶矽。4.如申请专利范围第1项所述之记忆元件,其中更包括金属矽化物设于该控制闸极与该源极∕汲极区上。5.如申请专利范围第4项所述之记忆元件,其中该金属矽化物为矽化钴。6.如申请专利范围第1项所述之记忆元件,其中更包括间隔层设于该堆叠闸极的侧壁。7.如申请专利范围第6项所述之记忆元件,其中该间隔层包含氮化矽。8.如申请专利范围第1项所述之记忆元件,其中该源极线的材质系择自下列所组成之族群:钨、钛、掺杂矽、以及前述之组合。9.如申请专利范围第1项所述之记忆元件,其中该金属栓塞包含钨。10.如申请专利范围第1项所述之记忆元件,其中该基底上更包括浅沟槽隔离区。11.如申请专利范围第10项所述之记忆元件,其中该浅沟槽隔离区的表面高度低于基底表面。12.如申请专利范围第10项所述之记忆元件,其中该极∕汲极区具有一接合深度(junction depth),且该浅沟槽隔离区的表面高度系介于该基底表面与该接合深度之间。图式简单说明:第1图显示本发明一较佳实施例之快闪记忆体的上视图。第2图为第1图中沿2-2切线的剖面图。第3图为第1图中沿3-3切线的剖面图。 |
