| 主权项 |
1.一种非挥发性记忆体之一闸极的形成方法,至少 包含下列步骤: 首先提供一半导体底材,该半导体底材具有一介电 层于其上; 进行一第一离子植入制程以形成一第一离子植入 区于该半导体底材中; 进行一第二离子植入制程以强化该半导体底材中 之该第一离子植入区; 形成一闸极于该介电层上;以及 进行一第三离子植入制程形成一第二离子植入区 于该闸极下方两边之该半导体底材中的部分该第 一离子植入区中。2.如申请专利范围第1项所述之 闸极的形成方法,其中上述之第一离子植入制程至 少包含一具有硼之掺质。3.如申请专利范围第1项 所述之闸极的形成方法,其中上述之第一离子植入 制程至少包含一约为1E13至2.5E13之间的掺杂浓度。 4.如申请专利范围第1项所述之闸极的形成方法,其 中上述之第一离子植入制程至少包含一约为150KeV 至350KeV之间的掺杂能量。5.如申请专利范围第1项 所述之闸极的形成方法,其中上述之第二离子植入 制程至少包含一具有硼之掺质。6.如申请专利范 围第1项所述之闸极的形成方法,其中上述之第二 离子植入制程至少包含一约为3E13至6.5E13之间的掺 杂浓度。7.如申请专利范围第1项所述之闸极的形 成方法,其中上述之第二离子植入制程至少包含一 约为100KeV至150KeV之间的掺杂能量。8.如申请专利 范围第1项所述之闸极的形成方法,其中上述之第 一离子植入区的形成方法至少包含一第四离子植 入制程以强化该半导体底材中之该第一离子植入 区。9.如申请专利范围第8项所述之闸极的形成方 法,其中上述之第四离子植入制程至少包含一具有 硼之掺质。10.如申请专利范围第8项所述之闸极的 形成方法,其中上述之第四离子植入制程至少包含 一约为5E12至25E12之间的掺杂浓度。11.如申请专利 范围第8项所述之闸极的形成方法,其中上述之第 四离子植入制程至少包含一约为10KeV至70KeV之间的 掺杂能量。12.一种具有重掺杂之离子植入区的形 成方法,至少包含下列步骤: 提供一半导体底材; 进行一第一离子植入制程以形成一第一离子植入 区于该半导体底材中; 进行一第二离子植入制程以形成一第二离子植入 区于该半导体底材中之该第一离子植入区中;以及 进行一第三离子植入制程以形成一第三离子植入 区于该半导体底材之该第二离子植入区中,同时形 成该具有重掺杂之离子植入区。13.如申请专利范 围第12项所述之具有重掺杂之离子植入区的形成 方法,其中上述之第一离子植入制程至少包含一具 有二氟化硼之掺质。14.如申请专利范围第12项所 述之具有重掺杂之离子植入区的形成方法,其中上 述之第一离子植入制程至少包含一约为1E13至2.5E13 之间的掺杂浓度。15.如申请专利范围第12项所述 之具有重掺杂之离子植入区的形成方法,其中上述 之第一离子植入制程至少包含一约为150KeV至350KeV 之间的掺杂能量。16.如申请专利范围第12项所述 之具有重掺杂之离子植入区的形成方法,其中上述 之第二离子植入制程至少包含一具有一二氟化硼 之掺质。17.如申请专利范围第12项所述之具有重 掺杂之离子植入区的形成方法,其中上述之第二离 子植入制程至少包含一约为3E13至6.5E13之间的掺杂 浓度。18.如申请专利范围第12项所述之具有重掺 杂之离子植入区的形成方法,其中上述之第二离子 植入制程至少包含一约为100KeV至150KeV之间的掺杂 能量。19.如申请专利范围第12项所述之具有重掺 杂之离子植入区的形成方法,其中上述之第三植入 制程至少包含一具有一硼离子之掺质。20.如申请 专利范围第12项所述之具有重掺杂之离子植入区 的形成方法,其中上述之第三植入制程至少包含一 具有二氟化硼离子之掺质。21.如申请专利范围第 12项所述之具有重掺杂之离子植入区的形成方法, 其中上述之第三离子植入制程至少包含一约为5E12 至25E12之间的掺杂浓度。22.如申请专利范围第12项 所述之具有重掺杂之离子植入区的形成方法,其中 上述之第三离子植入制程至少包含一约为10KeV至70 KeV之间的掺杂能量。23.一种浮动闸极的形成方法, 至少包含下列步骤: 首先提供一半导体底材,该半导体底材具有一闸极 氧化层于其上; 藉由一具有一硼离子之第一掺质进行一具有约为 150KeV至350KeV之间的第一掺杂能量之第一离子植入 制程以形成一第一离子植入区于该半导体底材中; 藉由一具有一硼离子之第二掺质进行一具有约为 100KeV至150KeV之间的第二掺杂能量之第二离子植入 制程以强化该半导体底材中之该第一离子植入区; 藉由一具有一硼离子之第三掺质进行一具有约为 20KeV至70KeV之间的第三掺杂能量之第三离子植入制 程以强化该半导体底材中之该第一离子植入区,藉 此可形成一具有重掺杂之通道区; 形成一浮动闸极于该闸极氧化层上;以及 藉由一第四离子植入制程形成一第二离子植入区 于该浮动闸极下方两边之该半导体底材中的部分 该第一离子植入区中,以作为一源极/汲极区。24. 如申请专利范围第23项所述之浮动闸极的形成方 法,其中上述之第一离子植入制程至少包含一约为 1E13至2.5E13之间的掺杂浓度。25.如申请专利范围第 23项所述之浮动闸极的形成方法,其中上述之第二 离子植入制程至少包含一约为3E13至6.5E13之间的掺 杂浓度。26.如申请专利范围第23项所述之浮动闸 极的形成方法,其中上述之第三离子植入制程至少 包含一约为5E12至25E12之间的掺杂浓度。27.如申请 专利范围第23项所述之浮动闸极的形成方法,其中 上述之第三掺质至少包含一二氟化硼离子。28.如 申请专利范围第27项所述之浮动闸极的形成方法, 其中上述之第三离子植入制程至少包含一约为10 KeV至40KeV之间的掺杂能量。29.一种浮动闸极的形 成方法,至少包含下列步骤: 首先提供一半导体底材,该半导体底材具有一闸极 氧化层于其上; 藉由一具有约为1E13至2.5E13之间的掺杂浓度之一具 有一硼离子的第一掺质进行一具有约为150KeV至350 KeV之间的第一掺杂能量之第一离子植入制程以形 成一第一离子植入区于该半导体底材中; 藉由一具有约为3E13至6.5E13之间的掺杂浓度之一具 有一硼离子的第二掺质进行一具有约为100KeV至150 KeV之间的第二掺杂能量之第二离子植入制程以强 化该半导体底材中之该第一离子植入区; 藉由一具有约为5E12至25E12之间的掺杂浓度之一具 有一二氟化硼离子的第三掺质进行一具有约为10 KeV至40KeV之间的第三掺杂能量之第三离子植入制 程以强化该半导体底材中之该第一离子植入区,藉 此可形成一具有重掺杂之通道区; 形成一浮动闸极于该闸极氧化层上;以及 藉由一第四离子植入制程形成一第二离子植入区 于该浮动闸极下方两边之该半导体底材中的部分 该第一离子植入区中,以作为一源极/汲极区。30. 如申请专利范围第29项所述之浮动闸极的形成方 法,其中上述之第三离子植入制程至少包含一具有 硼离子之第三掺质。31.如申请专利范围第29项所 述之浮动闸极的形成方法,其中上述之第三离子植 入制程至少包含一约为20KeV至70KeV之间的掺杂能量 。32.一种快闪记忆体之浮动闸极的形成方法,至少 包含下列步骤: 首先提供一半导体底材,其中,两绝缘区分别位于 该半导体底材两侧与一闸极氧化层形成于该半导 体底材上; 形成一具有重掺杂之通道区于该两绝缘区之间的 该半导体底材中; 形成一第一氧化矽层于该闸极氧化层上; 形成一氮化矽层于该第一氧化层上; 形成一第二氧化矽层于该氮化矽层上; 形成且定义光阻层于该第二氧化层上; 藉由该光阻层作为罩幕进行一蚀刻制程且依序蚀 刻该第二氧化矽层、该氮化矽层与该第一氧化矽 层直到该半导体底材为止,以形成浮动闸极于该闸 极氧化层上; 形成源极/汲极区于该半导体底材之部分该通道区 中,且该源极/汲极区分别与该浮动闸极彼此之间 相区隔;以及 移除该光阻层以形成该快闪记忆体之该浮动闸极 。33.如申请专利范围第32项所述之浮动闸极的形 成方法, 其中上述之通道区的形成方法至少包含下列步骤: 藉由一具有约为1E13至2.5E13之间的掺杂浓度之硼离 子当成一第一掺质进行一具有约为150KeV至350KeV之 间的第一掺杂能量之第一离子植入制程以形成一 第一离子植入区于该两绝缘区之间的该半导体底 材中; 藉由一具有约为3E13至6.5E13之间的掺杂浓度之硼离 子当成一第二掺质进行一具有约为100KeV至150KeV之 间的第二掺杂能量之第二离子植入制程以强化该 半导体底材中之该第一离子植入区;以及 藉由一具有约为5E12至25E12之间的掺杂浓度之二氟 化硼离子当成一第三掺质进行一具有约为10KeV至40 KeV之间的第三掺杂能量之第三离子植入制程以强 化该半导体底材中之该第一离子植入区,藉此可形 成该具有重掺杂之通道区。34.如申请专利范围第 33项所述之浮动闸极的形成方法,其中上述之第三 掺质至少包含一硼离子。35.如申请专利范围第33 项所述之浮动闸极的形成方法,其中上述之第三离 子植入制程至少包含一约为20KeV至70KeV之间的掺杂 能量。图式简单说明: 第一A图所示系为传统快闪记忆体之结构剖面图; 第一B图所示系为显示汲极耦合比与浮动闸极之通 道长度的关系图; 第一C图所示系为说明启动汲极漏电流之剖面图; 第一D图所示系为显示启动汲极漏电流与汲极耦合 比之关系图; 第二A图至第二C图所示系为根据本发明之第一较 佳实施例中,形成具有重掺杂之离子植入区之制程 剖面图; 第三A图至第三D图系为根据本发明之第二较佳实 施例中,形成浮动闸极之制程剖面图; 第四A图至第四F图系为根据本发明之第三较佳实 施例中,形成快闪记忆体之浮动闸极的制程剖面图 ;以及 第五图所示系为显示汲极耦合比与通道掺杂浓度 的关系图。 |
