发明名称 显示装置
摘要 提供一种显示装置,其特征为:于为显示之最小单位的每像点,具有将用以控制显示之数位资料讯号予以记忆之记忆电路部21,及根据记忆电路部21所记忆之画像讯号而进行显示控制之主动元件部22,依据将该些对应各像点图案而集成于面板1之基板上,进而达到省空间化等。
申请公布号 TW508545 申请公布日期 2002.11.01
申请号 TW090107770 申请日期 2001.03.30
申请人 精工爱普生股份有限公司 发明人 松枝洋二郎
分类号 G09F9/00;G09F9/35;G09G3/30;G09G3/36;G02F1/133 主分类号 G09F9/00
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种显示装置,其特征为:于为显示之最小单位之 每像点上具备有: 将用以控制显示之数位资料讯号予以记忆之记忆 部;及 根据该记忆部记忆的上述数位资料讯号予以显示 控制之显示控制部; 且将该些配置于半导体或者绝缘体之基板上。2. 一种显示装置,其特征为:于上述每像点上具备有: 对应着为显示最小单位之像点的阵列图案,在配有 多数写入线及多数资料线之各交点上具备着,自上 述写入线发送写入讯号,且自上述资料线发送为用 以控制显示之数位资料讯号的画像讯号之时,将该 画像讯号予以记忆,以一个或多数之记忆电路而构 成之记忆部;及 将根据该记忆部记忆的画像讯号之値变换为类比 讯号之变换部;及 将根据该变换部变换的类比讯号进行使用液晶之 灰阶控制的显示控制部; 且将该些配置于半导体上或绝缘体之基板上。3. 如申请专利范围第2项之显示装置,其中上述记忆 部之记忆电路系以静态之电路所构成。4.如申请 专利范围第2项或第3项之显示装置,其中上述变换 部系将根据上述画像讯号之値予以调制脉冲宽,变 换为上述类比讯号。5.如申请专利范围第2项或第3 项之显示装置,其中上述变换部系将根据上述画像 讯号之値,调制成根据Y特性之脉冲宽而变换为上 述类比讯号。6.如申请专利范围第2项或第3项之显 示装置,其中上述变换部系于每一定周期执行对上 述类比讯号之变换。7.如申请专利范围第6项之显 示装置,其中上述一定周期之期间中,设置不执行 对上述类比讯号变换之期间。8.如申请专利范围 第7项之显示装置,其中各变换部系一定周期之开 始时期不同,不执行对上述类比讯号变换之期间予 以不同。9.如申请专利范围第6项之显示装置,其中 对应着上述一定周期之交流驱动电压被施加于上 述显示控制部。10.如申请专利范围第9项之显示装 置,其中上述交流驱动电压系对基准电压VCOM以VCOM Va而驱动之电压。11.如申请专利范围第9项之显示 装置,其中上述交流驱动电压,系依据对应着上述 像点阵列图案而配线的两个电压施加线,使交流反 转驱动之电压。12.如申请专利范围第9项之显示装 置,其中将上述像点阵列之多数的行予以群体化, 将施加的上述交流驱动电压之相位使成为相反,将 对等之行于上述各群体中设定。13.如申请专利范 围第2项或第3项之显示装置,其中上述显示控制部 系以被连接之电流驱动型发光元件之发光根据上 述类比讯号而予以控制,而代替使用液晶之灰阶控 制,做为灰阶控制。14.一种显示装置,其特征为:于 每像点上具备有: 对应着为显示最小单位之像点的阵列图案,在配有 多数写入线及多数资料线之各交点上具备着,自上 述写入线发送写入讯号,且自上述资料线发送为用 以控制显示之数位资料讯号的画像讯号之时,将该 画像讯号予以记忆,以一个或多数之记忆电路而构 成之记忆部;及 各自具备有接连着上述记忆部之各记忆电路,和拥 有使对应着记忆于该记忆电路之画像讯号所示位 数値之面积的电流驱动型发光元件之一个或多数 的主动元件,根据记忆于上述各记忆电路之画像讯 号的値控制上述电流驱动型发光元件之发光的显 示控制部, 且将该些配置于半导体或绝缘体之基板上。15.如 申请专利范围第14项之显示装置,其中上述各电流 驱动型发光元件系以EL元件所构成。16.如申请专 利范围第14项之显示装置,其中上述各电流驱动型 发光元件系以有机EL元件所构成。17.一种显示装 置,其特征为:于每像点上具备有: 对应着为显示最小单位之像点的阵列图案,在配有 多数写入线及多数资料线之各交点上具备着,自上 述写入线发送写入讯号,且自上述资料线发送为用 以控制显示之数位资料讯号的画像讯号之时,将该 画像讯号予以记忆,以一个或多数之记忆电路而构 成之记忆部;及 各自具备有接连着上述记忆部之各记忆电路,和拥 有使对应着记忆于该记忆电路之画像讯号所示位 数値之面积的液晶驱动部之一个或多数之主动元 件,根据记忆于上述各记忆电路之画像讯号的値执 行使用液晶之灰阶控制的显示控制部, 且将该些配置于半导体或绝缘体之基板上。18.如 申请专利范围第2项、第3项、第14项及第17项中之 任一项之显示装置,其中对应着像点之阵列图案, 并且配线多数之读出线,当读出讯号被发送时,自 上述记忆部读出记忆于上述记忆电路之上述画像 讯号。19.一种显示装置,其特征为:将 对应着为显示之最小单位之像点之阵列图案,配有 多数之字线、多数之写入线及多数之资料线,至少 自上述写入线发送写入讯号,且自上述资料线发送 上述画像讯号之时,根据记忆该画像讯号之记忆部 、上述画像讯号及自上述字线被发送之字讯号而 动作之显示控制部设置于各像点阵列图案内之显 示驱动部;及 控制将字讯号发送至上述字线之字线驱动部;及 选择将写入讯号发送至上述写入线之行,将写入讯 号发送至选择后的行之行解码部;及 选择上述资料线之列解码器;及 将发送用以控制显示之资料讯号的画像讯号至该 列解码部选择之上述资料线的列选择开关; 集成于半导体或绝缘体之基板上,一体形成。20.如 申请专利范围第19项之显示装置,其中于上述显示 驱动部中,将根据记忆于上述记忆部之画像讯号之 値变换为类比讯号之变换部设置于各像点阵列图 案内,上述显示控制部,系根据上述类比讯号及上 述字讯号而动作。21.如申请专利范围第19项之显 示装置,其中配线上述字线,使上述字讯号可发送 至2行份之上述显示控制部。22.如申请专利范围第 19项或第20项之显示装置,其中上述字线驱动部及 上述行解码部系对应上述显示驱动部之列方向的 长度而被调配,再者,上述列解码部及上述列选择 开关部,系对应着上述显示驱动部之行方向的长度 而被调配。23.如申请专利范围第19项之显示装置, 其中构成上述列选择开关部之各列选择开关,系对 应着上述像点之阵列图案之宽而被调配。24.如申 请专利范围第19项或第20项之显示装置,其中上述 行解码部系根据表示记忆位置之位址讯号,选择发 送上述写入讯号之行。25.如申请专利范围第23项 之显示装置,其中上述列解码部系根据上述位址讯 号,选择上述资料线。26.如申请专利范围第25项之 显示装置,其中为了使着色显现出为光源色之红、 蓝及绿,以被设置之3像点作为一个1画素,上述画像 讯号系以1画素单元被输入,再者,上述列解码器,系 选择用以将1画素份之上述画像讯号予以记忆之资 料线。27.如申请专利范围第25项之显示装置,其中 为了使着色显现出为光源色之红、蓝及绿,以被设 置之3像点作为一个1画素,上述画像讯号系以多数 画素单元被输入,再者,上述列解码器,系选择用以 将多数画素份之上述画像讯号予以记忆之资料线 。28.如申请专利范围第19项之显示装置,其中至少 将控制发送上述位址讯号之时机的定时控制器部, 及控制上述画像讯号之发送的记忆控制器部,集成 于上述基板上,一体形成。图式简单说明: 第1图为表示含有有关本发明之第1实施形态之系 统概念的方块图。 第2图为表示面板1之驱动部分之详细图。 第3图为表示于主动矩阵LCD部2之各像点中所构成 之等价电路的示图。 第4图为表示VLC及VCOM之驱动波形之关系例的示图 。 第5图为表示依据行驱动器3及数位驱动器4而输入 之讯号之各驱动波形例的示图。 第6图为表示有关本发明之第2实施形态之面板1A的 驱动部分之详细图。 第7图为表示于主动矩阵OELD部2A之各像点中所构成 的等价电路之示图。 第8图为表示第3实施形态之PWMCLK周期之波形的示 图。 第9图为表示有关本发明之第4实施形态之面板1B之 驱动部分的详细图。 第10图为表示于主动矩阵OELD部2B之各像点中所构 成之等价电路的示图。 第11图为表示有关本发明之第5实施形态之面板1C 之驱动部分的详细图。 第12图为表示于主动矩阵LCD部2C之各像点中所构成 之等价电路的示图。 第13图为表示第5实施形态之交流讯号VLCON之波形 的示图。 第14图为表示于本发明之第6实施形态之各像点中 所构成之等价电路的示图。 第15图为依据TFT显示装置而用以进行显示之系统 的方块图。
地址 日本