| 主权项 |
1.一种像素信号放大电路,包含: 一放大器,具有第一和第二输入及第一和第二输出 ; 一第一电容,耦合于放大器之第一输出与第一输入 之间; 一第二电容,耦合于放大器之第二输出与第二输入 之间; 一第三电容,具有一用于接收一像素信号之第一端 与一耦合至该放大器第一输入之第二端;以及 一第四电容,具有一用于接收该像素信号之第一端 与一耦合至该放大器第二输入之第二端。2.如申 请专利范围第1项之像素信号放大电路,进一步包 含: 一第一电晶体,具有一用于接收该像素信号之第一 导通端、一耦合至该第三电容之第一端的第二导 通端,以及一接收一信号之控制端,该信号选择该 第一电晶体以导通该像素信号之一重置数値;以及 一第二电晶体,具有一用于接收该像素信号之第一 导通端和一耦合至该第四电容第一端之第二导通 端,以及一接收一信号之控制端,该信号选择该第 二电晶体以导通一取样像素信号数値。3.如申请 专利范围第2项之像素信号放大电路,进一步包含: 一第三电晶体,具有一耦合至该第三电容第二端之 第一导通端、一耦合至该放大器第一输入之第二 导通端、和一接收一信号之控制端;以及 一第四电晶体,具有一耦合至该第四电容第二端之 第一导通端、一耦合至该放大器第二输入之第二 导通端、和一接收一信号之控制端。4.如申请专 利范围第3项之像素信号放大电路,进一步包含第 四和第六电晶体,具有分别耦合至该第三电容之第 一和第二端之第一导通端以及通常用于接收一参 考电压的第二导通端。5.如申请专利范围第4项之 像素信号放大电路,进一步包含第七和第八电晶体 ,具有分别耦接至该第四电容之第一和第二端的第 一导通端以及通常用于接收该参考电压之第二导 通端。6.如申请专利范围第4项之像素信号放大电 路,进一步包含第九和第十电晶体,具有分别耦接 至该第一电容之第一和第二端的第一导通端以及 通常用于接收该参考电压之第二导通端。7.如申 请专利范围第4项之像素信号放大电路,进一步包 含第十一和第十二电晶体,具有分别耦合至该第二 电容之第一和第二端的第一导通端以及通常用于 接收该参考电压之第二导通端。8.一种像素感测 电路,包含: 一放大器,具有第一和第二输入并产生该第一与第 二输入的信号间之一差値; 一第一电容,耦合于该放大器之第一输出与第一输 入之间,其中该第一电容储存一像素单元重置値; 以及 一第二电容,耦合于该放大器之第二输出与第二输 入之间,其中该第二电容储存一取样像素信号値。 9.如申请专利范围第8项之像素感测电路,进一步包 含: 一第三电容,具有一用于接收一像素信号之第一端 以及一耦合至该放大器第一输入之第二端;以及 一第四电容,具有一用于接收一像素信号之第一端 以及一耦合至该放大器第二输入之第二端。10.如 申请专利范围第9项之像素感测电路,进一步包含: 一第一电晶体,具有用于接收该像素信号之第一导 通端、一耦合至该第三电容第一端之第二导通端 、和一接收一第一信号之控制端,该控制信号选择 该第一电晶体以导通该像素单元重置値;以及 一第二电晶体,具有用于接收该像素信号之第一导 通端、一耦合至该第四电容第一端之第二导通端 、和一接收一第二信号之控制端,该控制信号选择 该第二电晶体以导通该取样像素信号値。图式简 单说明: 图1为一先前技艺影像感测器与缓冲器之简化图。 图2为根据本发明一具体实施例之像素信号放大电 路。 图3为一像素单元电路实施例之简化图。 |
