| 主权项 |
1.一种用于制造积体电路装置之方法, 其中系将非导电性遮罩层(16;122)涂覆于受到基板 层(12;120)所支持之导电接触层(14;14b)上, 从该导电接触层(14;14b)的部分区域上将该遮罩层( 16;122)去除掉, 且其中系藉由电化学淀积法于所形成的自由空间( 18;18b)内淀积至少一层导电层(52到56;52b到56b), 于氧化作业中将该最后淀积层完全或局部地转化 成非导电层(60;60b), 或是将非导电层涂覆于该最后淀积层上, 将至少一其他层(72,76;72b,76b)涂覆于该非导电层(60; 60b)上, 使该其他层(72,76;72b,76b)落在该自由空间(18;18b)内, 且系在去除处理中于涂覆该其他层(72,76;72b,76b)期 间将形成于该自由空间(18;18b)外侧的至少一层(74, 78;74b,78b)去除掉。2.如申请专利范围第1项之方法, 其中该遮罩层(16)会在所有侧边上与该导电接触层 (14;14b)重叠, 且其中连续淀积了具有不同材料的导电层(52到56) 。3.如申请专利范围第1项之方法,其中系于施行该 去除处理期间该遮罩层会保持在所淀积及所涂覆 各层的高度上。4.如申请专利范围第3项之方法,其 中系在施行该去除处理之前,涂覆一封装层(90)以 占据该自由空间(18)内尚未填充的空间, 且其中系于施行该去除处理期间去除该封装层(90) 下达至该顶部涂覆层的高度。5.如申请专利范围 第1项之方法,其中也于施行该去除处理期间将该 遮罩层(122)去除掉。6.如申请专利范围第5项之方 法,其中该遮罩层(122)系由有机材料构成的, 且其中较佳的是在选择地有机溶剂的辅助下将该 遮罩层(122)去除掉。7.如申请专利范围第5项之方 法,其中系在去除该遮罩层(122)之后涂覆一胶囊封 装层(150), 且其中较佳的是利用化学机械研磨法去除该胶囊 封装层(150)下达至该最后淀积层(76b)的高度。8.如 申请专利范围第6项之方法,其中系在去除该遮罩 层(122)之后涂覆一胶囊封装层(150), 且其中较佳的是利用化学机械研磨法去除该胶囊 封装层(150)下达至该最后淀积层(76b)的高度。9.如 申请专利范围第1至8项中任一项之方法,其中较佳 的是藉由各向异性蚀刻法去除某一部分的该遮罩 层(16),其方式较佳的是使该自由空间(18)在所有侧 边上朝该基板层(12)拓宽。10.如申请专利范围第9 项之方法,其中该自由空间(18)系具有梯形的截面 。11.如申请专利范围前第1至8项中任一项之方法, 其中系将许多具有相同型式之元件(100)的多数自 由空间(18)配置于该遮罩层(16)内, 且其中具有许多元件(100)的各接触层(14)系相互连 接的。12.如申请专利范围第1至8项中任一项之方 法,其中该遮罩层(16)是比100奈米更薄的,较佳的是 比50奈米更薄的, 及/或其中已引进该自由空间(18)之内的各层(60)中 至少有一层是比5奈米更薄的。13.如申请专利范围 第1至8项中任一项之方法,其中该已引进该自由空 间(18)之内的各层(60)中至少有一层系由非导电材 料构成的, 且其中此层系具有均匀的厚度,较佳的是使电子只 能利用通道效应穿透该层。14.如申请专利范围第 13项之方法,其中该由导电材料构成的层(60)系藉由 电化学淀积法而引进的, 其中较佳的是藉由阳极氧化作用使该层氧化以形 成该导电层(60), 及/或其中较佳的是使该层局部或完全氧化。15.如 申请专利范围第1至8项中任一项之方法,其中该基 板层(12)系含有石英玻璃或无机非导电性材料, 及/或其中该遮罩层(16)及/或该封装层(90)系含有石 英玻璃或无机非导电性材料, 及/或其中该最后淀积层(60)系含有会形成稳定氧 化物的金属,较佳地例如铝, 及/或其中系将由硬磁性材料构成的至少一层(54,56 )及/或由软磁性材料构成的至少一层(72,76)配置于 该自由空间(18)内。16.一种电路装置(10), 具有基板层(12),其上承载有该导电接触层(14); 具有非导电性遮罩层(16),系在所有侧边上与该接 触层(14)重叠且会包围其中包含至少一层电化学淀 积层(52到56,60)之层膜系统(50,60,70); 该遮罩层(16)是比藉由电化学淀积法制造出的层(52 ,54,60)更老; 其中该遮罩层(16)的厚度(D1)至少会对应到该层膜 系统(50,60,70)的高度; 其中该层膜系统(50,60,70)内包含有位于该层膜系统 (50,60,70)之各单独层(56,72)间的至少一层非导电层( 60)。17.一种电路装置(10b), 具有基板层(120),其上承载有该导电接触层(14b); 具有胶囊封装层(150),系用来封装包括许多层的层 膜系统(50b,60b,70b),已藉由电化学淀积了其中至少 一层(52b到56b,60b); 该胶囊封装层(150)是新于该淀积层(52b到56b,60b), 且各层的侧面边缘上没有来自该层膜系统上其他 各层的材料。18.如申请专利范围第17项之电路装 置(10b),其中该层膜系统上至少有一层的基础表面 积会比落在此层与该接触层(14b)间之层的基础表 面积更大。19.如申请专利范围第16到18项中任一项 之电路装置(10),其中该装置具有的特性也能够产 生在已利用如申请专利范围第1到15项中任意一项 之方法制造出的各种电路装置上。20.一种通道接 触元件(100,100b), 具有至少两层导电接触层(14); 且具有非导电性阻挡层(60),系位于各接触层之间, 且其厚度(D2)会使电子只能利用通道效应穿透该层 ,其中已藉由电化学淀积法淀积了接触层(14)及/或 该阻挡层(60)。21.一种通道接触元件(100,100b), 具有至少两层导电接触层(14); 且具有非导电性阻挡层(60),系位于各接触层之间, 且其厚度(D2)会使电子只能利用通道效应穿透该层 ,其中已藉由阳极氧化作用制造了该阻挡层(60)。22 .如申请专利范围第20或21项之通道接触元件,其中 该装置具有的特性也能够产生在已利用如申请专 利范围第1到15项中任一项之方法制造出的各电路 装置上。图式简单说明: 第1图显示的是一种具有悬垂结构(再进入结构)亦 即具有朝向顶部而逐渐变细之截角结构之SiO2结构 的制程; 第2图显示的是一种用于形成通道元件以及氧化层 (例如铝层)之下边金属接点的淀积作业; 第3图显示的是一种对铝层施行阳极氧化作用以便 制造出通道阻挡层的方法; 第4图显示的是一种用于形成该通道元件之上边金 属接点的涂覆作业; 第5图显示的是一种用于形成例如由SiO2构成之封 装层的涂覆作业; 第6图显示的是一种在平坦处理之后施行的封装位 准; 第7图显示的是一种根据本发明之解释实施例(其 包括有机材料)的结构; 第8图显示的是在将该遮罩层溶解掉之后,该结构 的情形; 第9图显示的是一种用于胶囊封装层的涂覆作业; 以及 第10图显示的是一种具有已平坦化之胶囊封装层 的结构。 |
