摘要 |
<p>본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 하부 구조상에 BPSG막과 식각정지막 및 TEOS막을 순차적으로 형성하는 공정과; 상기 TEOS막과 식각정지막 및 BPSG막을 선택적으로 제거하여 플러그콘택을 형성하는 공정과; 상기 플러그콘택을 포함한 전체 구조상에 다결정실리콘층을 형성하고 이를 에치백한 다음 이를 다시 선택적으로 식각하여 상기 BPSG막내에만 남도록 하는 공정과; 상기 전체 구조의 표면상에 코아산화막패턴을 형성하는 공정과; 상기 전체 구조의 노출된 표면상에 내부다결정실리콘막을 형성하는 공정을 포함하여 구성되어, 캐패시터의 실린더의 면적을 증대시켜 셀 리프레쉬 특성을 향상시키고, 캐패시터를 쐐기형 실린더 구조로 형성하기 때문에 셀구조의 안정성이 확보되어 코아산화막의 제거시에 셀 캐패시터의 리프팅(lifting)이 방지되며, 기존 공정중에 가장 어려운 문제중의 하나인 에치백 공정을 줄일 수 있어 공정단순화가 용이한 것이다.</p> |