| 摘要 |
<p>본 발명은 정전기에 기인된 동작 특성의 저하를 방지할 수 있는 에스오아이 소자 및 그 제조방법을 개시하며, 개시된 발명의 에스오아이 소자는, 지지 수단인 제1실리콘층과 소자 형성 영역을 제공하는 제2실리콘층 사이에 매몰산화막이 개재된 구조의 에스오아이 웨이퍼; 상기 제2실리콘층의 소자 형성 영역에 형성된 내부 회로; 및 상기 에스오아이 웨이퍼의 필드 영역에 형성된 정전기 보호 회로를 포함하며, 상기 정전기 보호 회로는 필드 영역의 상기 제1실리콘층 부분에 형성된 베이스와, 상기 베이스와 접하도록 상기 매몰산화막 내에 분리되어 각각 형성된 에미터 및 컬렉터로 구성된 바이폴라 트랜지스터 구조로 이루어진 것을 특징으로 한다.</p> |
